第2章 组合逻辑

1、第第2章组合逻辑章组合逻辑2.1 组合逻辑分析组合逻辑分析2.2 组合逻辑设计组合逻辑设计 2.3 组合逻辑电路的等价交换组合逻辑电路的等价交换 2.4 数据选择器与分配器数据选择器与分配器2.5 译码器和编码器译码器和编码器2.6 数据比较器和加法器数据比较器和加法器2.7 奇偶校验器奇偶校验器本章要求本章要求l 1、理解理解数据选择器、数据分配器、译码器、编码数据选择器、数据分配器、译码器、编码器等中规模部件的基本原理；器等中规模部件的基本原理；l 2、掌握掌握使用数据选择器和译码器设计组合逻辑电使用数据选择器和译码器设计组合逻辑电路的方法；路的方法；l 3、了解了解其他组合逻辑电路的原理

2、。其他组合逻辑电路的原理。l 重点重点：组合逻辑电路的分析、组合逻辑电路的设组合逻辑电路的分析、组合逻辑电路的设计、计、数据选择器、数据分配器、译码器、编码器数据选择器、数据分配器、译码器、编码器等中规模部件的基本原理和应用。等中规模部件的基本原理和应用。第第2章组合逻辑章组合逻辑l 组合逻辑分析组合逻辑分析就是根据已知逻辑电路图，找出组就是根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的合逻辑电路的输入与输出关系，确定在什么样的输入取值组合下对应的输出为输入取值组合下对应的输出为“1”，即，即求出电路的求出电路的逻辑功能逻辑功能。2.1 组合逻辑分析组合逻辑分析l 组合逻

3、辑电路组合逻辑电路与与时序逻辑电路时序逻辑电路l 组合逻辑电路组合逻辑电路: : 电路电路任意时刻的输出仅仅取决于任意时刻的输出仅仅取决于该时刻的输入信号的状态该时刻的输入信号的状态，而，而与电路与电路原来的状态原来的状态无关无关。l 时序逻辑电路时序逻辑电路：电路任意时刻的输出状态不仅取：电路任意时刻的输出状态不仅取决于决于该时刻的输入信号的状态该时刻的输入信号的状态，而且还与电路，而且还与电路原原来的状态来的状态有关有关。(简称简称时序电路时序电路)。2.1 组合逻辑分析组合逻辑分析l 2.1.1 逐级电平推导法逐级电平推导法l 方法方法：先假设输出为逻辑先假设输出为逻辑1或或0，然后逐级

4、向前推，然后逐级向前推导，直到确定输入的逻辑值。导，直到确定输入的逻辑值。l 【例【例1】分析图中所示的逻辑电路】分析图中所示的逻辑电路。采用逐级电平推导法采用逐级电平推导法: : 由由F=1,F=1,知知X X1 1=0=0或或X X2 2=0=0由由X X1 1=0,=0,知知A=1,B=1A=1,B=1由由X X2 2=0,=0,知知A=0,B=0A=0,B=0由此可知由此可知: : 当输入量当输入量A A、 B B 都都为为1 1或或0 0时，输出时，输出F=1F=1。因此这。因此这是判别是判别两个输入量两个输入量A A和和B B是否相是否相等的逻辑电路等的逻辑电路。第第2章组合逻辑章

5、组合逻辑l 2.1.2 列写逻辑表达式法列写逻辑表达式法l 方法方法：写出逻辑表达式，化简，分析逻辑功能。：写出逻辑表达式，化简，分析逻辑功能。l 【例【例2】指出图中所示电路的逻辑功能】指出图中所示电路的逻辑功能。采用逐级电平法不方便，而采用逐级电平法不方便，而写出逻辑表达式就比较方便：写出逻辑表达式就比较方便：DCBADCBACCBAF)(该电路逻辑功能：该电路逻辑功能：四输入或四输入或门门。CBACCBACBA2.1 组合逻辑分析组合逻辑分析l 2.1.3 数字波形图分析法数字波形图分析法l 方法方法：对逻辑门的所有输入变量施以输入波形，：对逻辑门的所有输入变量施以输入波形，逐级画出各个

6、门电路的输出波形，乃至画出最后逐级画出各个门电路的输出波形，乃至画出最后的输出波形。的输出波形。l 【例例3】图图(a)所示的逻辑电路有所示的逻辑电路有A,B,C,D四个变四个变量，输入波形如图量，输入波形如图(b)所示。画出所示。画出X1，X2，X3，X4及最后输出及最后输出F的数字波形图。的数字波形图。2.1 组合逻辑分析组合逻辑分析2.1 组合逻辑分析组合逻辑分析l 2.1.4 列写逻辑电路真值表法列写逻辑电路真值表法l 方法方法：写出逻辑表达式，化简，列出真值表，找：写出逻辑表达式，化简，列出真值表，找出输出为出输出为“1”的组合，分析其功能。的组合，分析其功能。l 【例例4】分析图中

7、所示电路的逻辑功能。分析图中所示电路的逻辑功能。CBBABACABACBBAF)()(ABCF00000011010101111001101111001110由真值表看出：当由真值表看出：当ABC组合为组合为001、010、011、100、101时，输出时，输出F为为1。2.1 组合逻辑分析组合逻辑分析l 2.1.5 组合逻辑中的竞争冒险组合逻辑中的竞争冒险l 1、什么是竞争冒险？、什么是竞争冒险？l 前面讨论组合逻辑电路时，都是假定输入和输出前面讨论组合逻辑电路时，都是假定输入和输出信号已处于稳定状态下来分析的。下面讨论信号信号已处于稳定状态下来分析的。下面讨论信号在状态转换过程中，有些电路

8、出现的一种现象在状态转换过程中，有些电路出现的一种现象竞争冒险。竞争冒险。l 在组合电路中，当逻辑门有两个在组合电路中，当逻辑门有两个互补互补输入信号输入信号同同时向相反状态变化时向相反状态变化时，输出端时，输出端可能可能产生过渡干扰产生过渡干扰脉冲的现象称为脉冲的现象称为竞争冒险竞争冒险。2.1 组合逻辑分析组合逻辑分析l 例如例如，图所示电路中，理论上，图所示电路中，理论上， 。按照电路。按照电路的表达式，应为：的表达式，应为：AB 1AABAABF但是实际上但是实际上,B是由是由A经反相器经反相器延迟延迟后到达与非门，所以后到达与非门，所以B的变化落后于的变化落后于A的变化，从而的变化，

9、从而F信号却出现了负向窄脉冲。信号却出现了负向窄脉冲。我们把这种两个互补信号同时向相反状态变化的现象我们把这种两个互补信号同时向相反状态变化的现象叫叫竞争竞争。当当A先由先由0变为变为1，B后由后由1变为变为0，他们，他们存在同时为存在同时为1的情况，故的情况，故F不不恒为恒为1，会会产生干扰脉冲。产生干扰脉冲。当当A先由先由1变为变为0，B后由后由0变为变为1，他们，他们不存在同时为不存在同时为1的情况，故的情况，故F恒为恒为1，不会不会产生干扰脉冲。产生干扰脉冲。可见，存在竞争现象的电路可见，存在竞争现象的电路不一定不一定都产生过渡干扰脉冲，只是存都产生过渡干扰脉冲，只是存在产生过渡干扰脉

10、冲的危险而已，故称其为在产生过渡干扰脉冲的危险而已，故称其为竞争冒险竞争冒险。2.1 组合逻辑分析组合逻辑分析l 2、如何消除竞争冒险现象？、如何消除竞争冒险现象？l (1)加选通脉冲加选通脉冲 BCBABCBAF当当A=C=11BBF解决解决：在接收了输入信号并且电路达到了新的稳态之：在接收了输入信号并且电路达到了新的稳态之后，才加入后，才加入选通脉冲选通脉冲。2.1 组合逻辑分析组合逻辑分析l (2)修改逻辑设计修改逻辑设计l 上例中，我们可以把表达式变换一下，根据常用上例中，我们可以把表达式变换一下，根据常用布尔公式可知：布尔公式可知：l 上式增加了上式增加了AC项以后，函数关系不变，但

11、当项以后，函数关系不变，但当A=C=1时，输出时，输出F恒为恒为，不再产生干扰脉冲。，不再产生干扰脉冲。所以，把电路按上式修改，即可消除竞争冒险。所以，把电路按上式修改，即可消除竞争冒险。ACBCBABCBAF2.2 组合逻辑设计组合逻辑设计l 2.2.1组合逻辑设计步骤组合逻辑设计步骤l 组合逻辑设计组合逻辑设计组合逻辑电路的设计，根据课组合逻辑电路的设计，根据课题要求确定电路的逻辑功能，画出实现该功能的题要求确定电路的逻辑功能，画出实现该功能的逻辑电路。逻辑电路。l 设计步骤设计步骤：2.2.2 一般组合逻辑设计一般组合逻辑设计l 例例：设计一个多数表决电路，以判断：设计一个多数表决电路，

12、以判断A、B、C三三人中是否多数赞同。人中是否多数赞同。解：解：(1)输入变量：输入变量：A、B、C，“1”表表示赞同，示赞同，“0”表示反对；表示反对；输出变量：输出变量：F， “1”表示多数赞同，表示多数赞同，“0”表示多数反对。表示多数反对。列出真值表。列出真值表。 (2)写出逻辑表达式并化简写出逻辑表达式并化简。BCACABABCCABCBABCAY BCACABBCACABY 2.2.2一般组合逻辑设计一般组合逻辑设计l 例例：在举重比赛中，有：在举重比赛中，有3名裁判，其中名裁判，其中1名为主裁名为主裁判。当有两名以上裁判（其中必须有判。当有两名以上裁判（其中必须有1名主裁判）名主

13、裁判）认为运动员举杠铃合格，就按动电钮，可发出成认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。绩有效的信号。请设计该组合逻辑电路。解：三个裁判为三个输入变量解：三个裁判为三个输入变量A、B、C，其中其中A为主裁判，为主裁判，Y为成绩是否有效的信号为成绩是否有效的信号输出；输出；输入：合格为输入：合格为1，不合格为，不合格为0；输出：成绩有效为输出：成绩有效为1，无效为，无效为0 。列出真值表。列出真值表。A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111ACABACABY2.2.3 利用任意项的逻辑设

14、计利用任意项的逻辑设计l 例例：用与非门设计一个判别电路，判别：用与非门设计一个判别电路，判别8421码的码的十进制的值十进制的值=5。l 要求用与非门实现。要求用与非门实现。解解：设输入变量为：设输入变量为A、B、C、D，输出变量为输出变量为F。 当当 ABCD=0101时，时， F=1；当；当ABCD0101时，时，F=0。A、B、C、D的取值不可能出现的取值不可能出现 10101111。由此可列出要设计的。由此可列出要设计的电路的真值表：电路的真值表：A B C DF0 0 0 000 0 0 100 0 1 000 0 1 100 1 0 000 1 0 110 1 1 01 0 1

15、1 11 1 0 0 011 0 0 111 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 12.2.3 利用任意项的逻辑设计利用任意项的逻辑设计l 由真值表写出逻辑表达式并化简。由真值表写出逻辑表达式并化简。A B C DF0 0 0 000 0 0 100 0 1 000 0 1 100 1 0 000 1 0 110 1 1 01 0 1 1 11 1 0 0 011 0 0 111 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 1A+BC+BD=F2.2.3 利用任意项的逻辑设计利用任意项的逻辑设计l 表达式要求用表达

16、式要求用与非门与非门实现，电路图如下：实现，电路图如下：ABCBDABCBDABCBDF +=2.3 组合逻辑电路的等价交换组合逻辑电路的等价交换l 2.3.1 狄摩根定理的应用狄摩根定理的应用l 1、与非门、非或门等价性、与非门、非或门等价性 l 2、非与门、或非门等价性、非与门、或非门等价性 BAABBABA2.3.2 与非门、或非门作为通用元件与非门、或非门作为通用元件 l 一个逻辑函数，可以用一个逻辑函数，可以用“与非门与非门”实现，可以用实现，可以用“或或非门非门”实现，也可以用实现，也可以用“与或非门与或非门”实现。实现。 这种逻这种逻辑变换带来了很大灵活性。辑变换带来了很大灵活性

17、。l 但我们要考虑的是：但我们要考虑的是：n你手头有什么逻辑器件？你手头有什么逻辑器件？n设计中以节省器件为目标，还是提高工作速度设计中以节省器件为目标，还是提高工作速度为目标？为目标？n特别是要考虑信号经过门的级数越多，传输延特别是要考虑信号经过门的级数越多，传输延迟时间就越长。迟时间就越长。2.3.2 与非门、或非门作为通用元件与非门、或非门作为通用元件l 例：例：与非门与非门作为通用元件，如图所示。作为通用元件，如图所示。 注意注意：信号每经过一级与非门，延迟时间为一个：信号每经过一级与非门，延迟时间为一个ty 。因此在（因此在（b ）、（）、（ c）情况下传输延迟为）情况下传输延迟为2

18、ty。 2.3.2 与非门、或非门作为通用元件与非门、或非门作为通用元件l 例：例：或非门或非门作为通用元件，如图所示。作为通用元件，如图所示。 2.3.3 利用与非门非或门进行等价变换利用与非门非或门进行等价变换 l 左边的逻辑门电路实现左边的逻辑门电路实现与或与或运算，中间输出与输运算，中间输出与输入带两个小圆圈符号，它表示入带两个小圆圈符号，它表示“非非”运算，连续两运算，连续两个非，可以将非符号（小圆圈）取消，因此等价个非，可以将非符号（小圆圈）取消，因此等价于右边的逻辑电路。显然右边逻辑电路的传输速于右边的逻辑电路。显然右边逻辑电路的传输速度快倍。度快倍。 2.3.4 逻辑函数的逻辑

19、函数的“与或非与或非”门实现门实现 l 将最简将最简“与或与或”表达式变换为表达式变换为“与或非与或非”表达式的方法表达式的方法有有两种两种： n一是对一是对F两次求反；两次求反；n二是对二是对 一次求反。一次求反。l 如何让信号传输经过门的如何让信号传输经过门的级数最少级数最少？ F2.3.4 逻辑函数的逻辑函数的“与或非与或非”门实现门实现l 例例：用与或非门实现函数：用与或非门实现函数l (1)对对F两次求反，如两次求反，如a所示；所示；l (2)对对 一次求反，如一次求反，如b所示。所示。 CACBBAFCACBBAFABCCBAFFABCCBACACBBAFF第二种方法第二种方法所得

20、所得之结果之结果速度快速度快，信号传输只经过信号传输只经过两级门两级门。 2.4 数据选择器与分配器数据选择器与分配器l 2.4.1 数据选择器数据选择器l 什么是数据选择器什么是数据选择器(MUX)l 数据选择器又称：多路转换器、多路开关。数据选择器又称：多路转换器、多路开关。 l 定义定义：是：是多路输入多路输入、单路输出单路输出的组合逻辑构件。的组合逻辑构件。 即：决定哪一路数据能够被输出。即：决定哪一路数据能够被输出。2.4.1 数据选择器数据选择器l 四选一四选一74LS153 选择输入选择输入端端 ：A、B；数据输出数据输出端端 ：1Y、2Y数据输入数据输入端：端：1C01C3、2

21、C02C3选通输入选通输入端：端：1G、2G（低电平有效）（低电平有效） iiiDMBACCABACBCABF32102.4.1 数据选择器数据选择器l 八选一八选一74LS1531选择选择输入端输入端 ：A、B、C；数据数据输入端输入端 ：D0D7选通选通输入端：输入端：STROBE(低电平有效低电平有效)反码反码数据输出端数据输出端 :W；数据输出端；数据输出端 :Y 70710iiiDmCBADADBCDABCY2.4.1 数据选择器数据选择器l 数据选择器的典型应用有以下几个方面：数据选择器的典型应用有以下几个方面： n 作作数据选择数据选择，以实现多路信号分时传送。，以实现多路信号分

22、时传送。 n 实现实现组合逻辑函数组合逻辑函数。 n 在数据传输时实现在数据传输时实现并并串转换串转换。 n 产生产生序列信号序列信号。 2.4.1 数据选择器数据选择器l 实现组合逻辑函数实现组合逻辑函数l 工作原理：工作原理：n对于对于n个地址个地址输入的数据选择器的表达式输入的数据选择器的表达式Y和具和具有有l个变量个变量输入的逻辑函数的输入的逻辑函数的最小项之和最小项之和表达式表达式F分别为：分别为：n比较比较Y和和F的表达式可以看出：只要将逻辑函数的表达式可以看出：只要将逻辑函数的输入变量的输入变量A、B、C、 加至数据选择器地址加至数据选择器地址输入端，并适当选择输入端，并适当选择

23、Di的值，使的值，使F=Y，就可以，就可以用数据选择器实现逻辑函数用数据选择器实现逻辑函数F。n因此，用因此，用MUX实现函数的关键在于如何确定实现函数的关键在于如何确定Di的对应值。的对应值。210niiiYm D120liimF2.4.1 数据选择器数据选择器l 确定确定Di的对应值的对应值l ln的情况的情况l l为函数的输入变量数，为函数的输入变量数，n为选用的数据选择器的为选用的数据选择器的地址输入端数。地址输入端数。 n当当l=n时，只要将函数的输入变量时，只要将函数的输入变量A、B、C、依次接到依次接到MUX的地址输入端，根据函数的地址输入端，根据函数F所需所需要的最小项，确定要

24、的最小项，确定Di的值的值(0或或1)即可；即可；n当当ln时，将数据选择器的高位地址输入端不时，将数据选择器的高位地址输入端不用用(接接0或或1)，其余同上。，其余同上。 2.4.1 数据选择器数据选择器l 例例：试用：试用8选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：l 解解：由已知得：由已知得：l=n。 l 用卡诺图求出用卡诺图求出F的最小项表达式；的最小项表达式；CBABAF0ABC00011110011011111)7 , 5 , 4 , 3 , 2 , 1 (),(mCBAF2.4.1 数据选择器数据选择器l 逻辑函数表达式逻辑函数表达式l 8选选1数据选择器的表达式为数

25、据选择器的表达式为l 令令A2=A，A1=B，A0=C，D1=D2=D3=D4=D5=D7=1，D0=D6=07076543210012)()(iTmiiDDDDDDDDAAADmY)7 , 5 , 4 , 3 , 2 , 1 (),(mCBAF2.4.1 数据选择器数据选择器l 用用8选选1MUX实现函数实现函数F的逻辑图如图所示的逻辑图如图所示8选1MUXYA0A2D1D0D3D2D5D4D7D6A1FABC12.4.1 数据选择器数据选择器l ln的情况的情况n这种情况不能采用上面所述的简单方法。这种情况不能采用上面所述的简单方法。n如果从如果从l个输入变量中选择个输入变量中选择n个直接

26、作为个直接作为MUX的的地址输入，那么多余的地址输入，那么多余的(l-n)个变量就要反映到个变量就要反映到MUX的数据输入的数据输入Di端，即端，即Di是多余输入变量的是多余输入变量的函数，简称函数，简称余函数余函数。n因此设计的关键是如何因此设计的关键是如何求出余函数求出余函数Di。n确定余函数确定余函数Di可以采用可以采用代数法代数法。2.4.1 数据选择器数据选择器l 例例：试用：试用4选选1MUX实现三变量函数：实现三变量函数：l 解：首先选择地址输入，令解：首先选择地址输入，令A1=A，A0=B，则多，则多余输入变量为余输入变量为C，余函数，余函数Di=f(c)。 l 确定余函数确定

27、余函数Di。 l 用用代数法代数法将将F的表达式变换为与的表达式变换为与Y相应的形式：相应的形式：l 对照对照Y与与F得：得： CBABCACBACBAF01)(301201101001ABCBACBABACBABCACCBACBABCACBACBAFDAADAADAADAAY0, 13210DCDCDD2.4 数据选择器数据选择器/应用应用/实现组合逻辑函数实现组合逻辑函数/例例l 画出逻辑图：画出逻辑图：4选1MUXYA0A1D1D0D3D2EFABC110, 13210DCDCDD2.4.1 数据选择器数据选择器l 数据选择器的扩展数据选择器的扩展 Y Y 74LS251(2) D7 D

28、0 A2A1A0 EN Y Y 74LS251(1) D7 D0 A2A1A0 EN 1 1 D15 D8 D7 D0 A3A2A1A0 S2 S1 Y2 Y1 Y Y2 Y1 A30 时，1S0、2S1，片(2)禁止、片(1)工作A31时，1S1、2S0，片(1)禁止、片(2)工作或门2.4.2 数据分配器数据分配器l 数据分配器数据分配器DMUX， 与与MUX相反。相反。 l 定义定义：是单路输入、多路输出的组合逻辑构件。：是单路输入、多路输出的组合逻辑构件。 即：决定数据从哪一路输出。即：决定数据从哪一路输出。把二进制译码器的把二进制译码器的使能端使能端作为作为数据输入端数据输入端，二进

29、制代，二进制代码码输入端输入端作为作为地址码输入端地址码输入端，则，则带使能端带使能端的二进制译的二进制译码器就是数据分配器。码器就是数据分配器。2.4.2 数据分配器数据分配器l 例例：利用：利用DMUX和和MUX设计一个实现设计一个实现8路数据传输路数据传输的逻辑电路。的逻辑电路。2.5 译码器和编码器译码器和编码器l 2.5.1 译码器译码器l 译码译码是编码的逆过程，输入是一组二进制代码是编码的逆过程，输入是一组二进制代码 输出是一组高低电平信号（只有一个定义为有输出是一组高低电平信号（只有一个定义为有效）。效）。l 译码器译码器：实现译码功能的逻辑电路。：实现译码功能的逻辑电路。l

30、若译码器有若译码器有n个输入信号，表示输入为个输入信号，表示输入为n位的某种位的某种编码，输出线有编码，输出线有M条，则条，则M2n。l 若若M=2n ，则称为，则称为全译码全译码；反之，；反之， M2n ，则称为，则称为部分译码部分译码。l 常用的译码器有常用的译码器有二进制译码器二进制译码器、二二- -十进制十进制译码器译码器和和显示译码器显示译码器等。等。2.5.1 译码器译码器l 1、二进制译码器、二进制译码器l 3线线8线译码器：线译码器： 74LS138BGAGG22*2 译码地址输入端译码地址输入端 ：A、B、C选通端：选通端：G1、 G2A、 G2B译码输出端：译码输出端：Y0

31、Y7（低电平低电平有效）有效）2.5.1 译码器译码器l 应用应用：74LS138级联成的级联成的4线线-16线译码器线译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能 译码输出 A B C D “1” 译码输入 A B C G1 G2A G2B 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C G1 G2A G2B 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 2.5.1 译码器译码器l 2、二、二-十进制译码器十进制译码器：把二：把二-十进制代码翻译成十进制代码翻译成10个十进制数字信号的电路

32、。个十进制数字信号的电路。l 输入输入：十进制数的：十进制数的4位二进制编码（位二进制编码（BCD码），码），分别用分别用A3、A2、A1、A0表示；表示；l 输出输出：与：与10个十进制数字相对应的个十进制数字相对应的10个信号，用个信号，用Y9Y0表示。表示。l 由于二由于二-十进制译码器有十进制译码器有4根输入线，根输入线，10根输出根输出线，所以又称为线，所以又称为4线线-10线译码器线译码器。l 由于由于1024，所以属于，所以属于部分译码部分译码。2.5.1 译码器译码器l 4线线10线译码器：线译码器： 74LS42(BCD输入输入)输入端：地址输入端：地址(A0A3)按按BCD

33、编码编码;输出端：输出端：(Y0Y9)以低电平译出以低电平译出;当当A0A3为无效的输入状态时，所有输为无效的输入状态时，所有输出端均为高电平。出端均为高电平。2.5.1 译码器译码器l 3、显示译码器显示译码器：用来驱动各种显示器件，从而将：用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路。们习惯的形式直观地显示出来的电路。l 图图(a)是输出为低电平时，是输出为低电平时，LED发光，称为发光，称为低电平低电平驱动驱动；图；图(b)是输出为高电平时，是输出为高电平时，LED发光，称为发光，称为高电

34、平驱动高电平驱动；2.5.1 译码器译码器l LED数码管有两种形式：数码管有两种形式：共阴极电路共阴极电路和和共阳极电共阳极电路路。abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh2.5.1 译码器译码器l 七段译码器：七段译码器：74LS48l 引脚图引脚图 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND2.5.1 译码器译码器l 功能表功能表2.5.1 译码器译码

35、器l逻辑功能描述逻辑功能描述l试灯输入端试灯输入端/LT：低电平有效。当：低电平有效。当/LT 0且且/BI=1时，数码管的七段应全亮，与输入的译码信号无时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。关。本输入端用于测试数码管的好坏。l动态灭零输入端动态灭零输入端 /RBI：低电平有效。当：低电平有效。当 /LT 1、 /RBI =0、 /BI=0且译码输入全为且译码输入全为0时，时，输出不显输出不显示示，即，即0字被熄灭；当译码输入不全为字被熄灭；当译码输入不全为0时，该位时，该位正正常显示常显示。本输入端用于消隐无效的。本输入端用于消隐无效的0。如数据。如数据

36、0034.50可显示为可显示为34.5。l灭灯输入灭灯输入/动态灭零输出端动态灭零输出端 /BI/RBO：这是一个特：这是一个特殊的端钮，有时用作输入，有时用作输出。当殊的端钮，有时用作输入，有时用作输出。当 作为作为输入输入使用，且使用，且/BI/RBO 0时，数码管七段全灭，时，数码管七段全灭，与译码输入无关。当与译码输入无关。当 作为作为输出输出使用时，受控于使用时，受控于 /LT和和/RBI ：当：当 /LT 1且且 /RBI 0时，时， /BI/RBO =0；其它情况下其它情况下 /BI/RBO 1。本端钮主要用于显示多。本端钮主要用于显示多位数字时，多个译码器之间的连接。位数字时，

37、多个译码器之间的连接。2.5.1 译码器译码器l 采用七段数码管的显示系统采用七段数码管的显示系统l 组成：组成：n译码器译码器74LS48 n共阴共阴极数码管极数码管BS201A2.5.1 译码器译码器l 译码器的应用译码器的应用l 1 1、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数n写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非- -与非形式。与非形式。n画出用二进制译码器和与非门实现这些函数的画出用二进制译码器和与非门实现这些函数的接线图。接线图。2.5.1 译码器译码器l 例例：用译码器实现组合逻辑电路：用译码器实现组合逻辑电路F(A,B,C)

38、=m(0,2,4,6) l 解：解：64206 , 4 , 2 , 0,YYYYCABCBACBACBACABCBACBACBAmCBAF2.3 译码器译码器/译码器的应用译码器的应用l 例例：用译码器实现一位全加器电路：用译码器实现一位全加器电路7653174211)7 , 6 , 5 , 3(),()7 , 4 , 2 , 1 (),(mmmmmCBACmmmmmCBASiiiiiiii & & Ai Bi Ci-1 1 Si Ci Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 STA Y5 74LS138 2.5.1 译码器译码器l 2、用二进制译码器实现、用二进制译码

39、器实现码制变换码制变换Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十进进制制码码8 84 42 21 1码码2.5.1 译码器译码器Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十进进制制码码余余3码码2.5.1 译码器译码器Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十进进制制码码2421码码2.5.1 译码器译码器l 3、数码显示电路的动态灭零、数码显示电路的动态灭零 1 0 0 0 0 0 0 0 0

40、 1 0 0 1 小 数 点 0 0 1 1 0 1 1 1 0 0 0 0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBI RBO A3A2A1A0 整数部分：高位的RBOBI /与低位的RBI相连小数部分：低位的RBOBI /与高位的RBI相连2.5.2 编码器编码器l 编码编码：用文字、符号或数码表示特定对象的过：用文字、符号或数码表示特定对象的过程。程。l 编码器编码器：能够实现编码功能的：能够实现编码功能的 电路。电路。

41、l 编码器的输入信号是若干个代表不同信息的变编码器的输入信号是若干个代表不同信息的变量，输出则是一组代码，用代码的不同组合表示量，输出则是一组代码，用代码的不同组合表示不同的输入变量。不同的输入变量。2.5.2 编码器编码器l 1、二进制编码器：、二进制编码器：n定义定义：将用：将用n位二进制代码对位二进制代码对N=2n个一般信号个一般信号进行编码的电路。例如进行编码的电路。例如n=3，可以对，可以对8个一般信个一般信号进行编码。号进行编码。n特点特点：任何时刻只允许输入一个有效信号，不：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因允许同时出现两个或两个以上的有效

42、信号，因而其输入是一组有约束而其输入是一组有约束(互相排斥互相排斥)的变量。的变量。n工作原理工作原理：以：以三位二进制编码器三位二进制编码器为例，分析二为例，分析二进制编码器的工作原理。进制编码器的工作原理。u(1)确定二进制代码位数确定二进制代码位数。输入是。输入是I0I7 8个电个电平信号，平信号，8=23输出是三位二进制代码输出是三位二进制代码Y2、Y1、Y0。为此，又把它叫做。为此，又把它叫做8线线-3线编码器线编码器。2.5.2 编码器编码器l (2)列真值表列真值表l (3)由真值表写出由真值表写出逻辑表达式逻辑表达式 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1

43、Y01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1654321077543210676542103765431021IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321077543210676432105765321042IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321

44、077643210576542103765432010IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY注意注意：还有：还有 一个限一个限制条件：每一时刻制条件：每一时刻I0I7中中有且只有一个有且只有一个输入信号有效输入信号有效，即，即只有一个为只有一个为1 1。2.5.2 编码器编码器l 定理定理：若两个逻辑变量：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0，则有，则有 。令令则满足则满足所以所以以此类推：以此类推：带入带入Y2得得同理可得同理可得YX 65432107IIIIIIIYIX，01YXYX，654321065432107IIIIIIIIIIIII

45、II76432105IIIIIIII 75432106IIIIIIII 76532104IIIIIIII 7654776655442IIIIIIIIIIIIY76321IIIIY75310IIIIY2.5.2 编码器编码器l 由表达式画出逻辑电路图由表达式画出逻辑电路图753175317531076327632763217654765476542IIIIIIIIIIIIYIIIIIIIIIIIIYIIIIIIIIIIIIY I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3 I2 I1 I0 Y2 Y1 Y0 (a) 由或门构成由或门构成 (b) 由与非门构成由与

46、非门构成 1 1 1 & & & 2.5.2 编码器编码器l 为什么电路中没有为什么电路中没有I0端？端？l 电路中的电路中的I0端端可以可以去掉去掉，因为当，因为当I1I2I3 =000时，必然输出时，必然输出0的代码的代码000，所以，所以， I0端叫做端叫做“隐隐含端含端”。2.5.2 编码器编码器l 2、二、二-十进制编码器十进制编码器n定义定义：将十进制数：将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等等10个信号编成二进制代码的电路。个信号编成二进制代码的电路。n输入输入是代表是代表09这这10个数符的状态信号，有效个数符的状态信号，

47、有效信号为信号为1(即某信号为即某信号为1时，时， 则表示要对它进行则表示要对它进行编码编码)，输出输出是相应的是相应的BCD码，因此也称码，因此也称10线线4线编码器线编码器。n特点特点：任何时刻只允许输入一个有效信号。：任何时刻只允许输入一个有效信号。n工作原理工作原理：以：以8421BCD码编码器码编码器为例，分析二为例，分析二-十进制编码器的工作原理。十进制编码器的工作原理。 2.5.2 编码器编码器l (1)确定二进制代码的位数。确定二进制代码的位数。l 输入：十个信号；输出：输入：十个信号；输出：231024，输出是输出是4位位二进制代码。二进制代码。l (2)列出真值表列出真值表

48、l (3)写出逻辑表达式写出逻辑表达式十进十进制数制数Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I910019753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY2.5.2 编码器编码器l (5)画出逻辑图画出逻辑图由或门构成由或门构成 I9 I8 I7I6I5I4 I3I2 I1 I0 Y3 Y2 Y1 Y0 1 1 1 1 2.5.2 编码器编码器l 画出逻辑图画出逻辑图由与非门构成由与非门构成前面两种编码器前面两种编码器任何时

49、刻只允许输入一个有效信号任何时刻只允许输入一个有效信号。当。当同一时刻出现两个或两个以上的输入信号同一时刻出现两个或两个以上的输入信号时，怎么办？时，怎么办？2.5.2 编码器编码器l 3、优先编码器、优先编码器：对输入信号规定不同的优先级，：对输入信号规定不同的优先级，当有多个信号同时有效时，只对当有多个信号同时有效时，只对优先级高优先级高的信号的信号进行编码，对进行编码，对优先级低优先级低的信号不予响应。的信号不予响应。l 常用常用的优先编码器有的优先编码器有n10线线4线：线： 74147、 74LS147。n8线线3线：线：74148、74LS148、CC4532。2.5.2 编码器编

50、码器l 3 3位二进制位二进制(8(8线线-3-3线线) )优先编码器优先编码器74LS14874LS14807：编码输入端：编码输入端(低电平有效低电平有效)； EI：选通输入端：选通输入端(低电平有效低电平有效) ； A0、A1、A2 ：编码输出端：编码输出端(低电平有效低电平有效)； GS：宽展端：宽展端(低电平有效低电平有效) ；EO：选通输出端。：选通输出端。2.5.2 编码器编码器l 例例：74LS148的级联成的级联成16线线4线线优先编码器优先编码器 A0 A1 A2 A3 GS A0 A1 A2 GS EO 低位片低位片 EI 0 1 2 3 4 5 6 7 A0 A1 A2

51、 GS EO 高位片高位片 EI 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 & & & & 2.5.2 编码器编码器l 例例：设计十进制数字键盘的编码逻辑。：设计十进制数字键盘的编码逻辑。+VCC2.6 数据比较器和加法器数据比较器和加法器l 2.6.1 数据比较器数据比较器l 用来完成两组二进制数码大小比较的逻辑电路，用来完成两组二进制数码大小比较的逻辑电路，称为称为数据比较器数据比较器。l 工作原理工作原理：一位比较器。：一位比较器。A B Y (AB) Y (AB) Y (A=B)0 00 11 01 100 1001001001BAYBA)（BAYBA)（ABBAYBA ）（=A B2.6.1 数据比较器数据比较器l 如何比较两个多位二进制数如何比较两个多位二进制数A和和B的大小？的大小？l 方法方法：从高向低逐位进行比较。：从高向低逐位进行比较。 l 四位数据比较器四位数据比较器n设四位数字为设四位数字为A：A3A2A