第03章 系统总线

1、第第3章章 系统总线系统总线3.1 总线的基本概念总线的基本概念3.2 总线的分类总线的分类3.3 总线特性及性能指标总线特性及性能指标3.4 总线结构总线结构3.5 总线控制总线控制3.1 总线的基本概念总线的基本概念二二、为什么要用总线、为什么要用总线一一、什么是总线、什么是总线三、总线上信息的传送三、总线上信息的传送总线是连接各个部件的信息传输线，总线是连接各个部件的信息传输线，是是 各个部件共享的传输介质各个部件共享的传输介质串行串行并行并行回顾计算机的构成回顾计算机的构成四、总线结构的计算机举例四、总线结构的计算机举例1. 面向面向 CPU 的双总线结构框图的双总线结构框图 中央处理

2、器中央处理器 CPUI/O总线总线M总总线线主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2I/O接口接口I/O接口接口 I/O 设备设备n单总线（系统总线单总线（系统总线）2. 单总线结构框图单总线结构框图 CPU 主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口3. 以存储器为中心的双总线结构框图以存储器为中心的双总线结构框图系统总线系统总线 主存主存 CPU I/O接口接口 I/O 设备设备1 I/O 设备设备n I/O接口接口存储总线存储总线3.2 总线的分类总线的分类1. .片内总线片内总线2. .系

3、统总线系统总线芯片内部芯片内部 的总线的总线数据总线数据总线地址总线地址总线控制总线控制总线双向双向 与机器字长、存储字长有关与机器字长、存储字长有关单向单向 与存储地址、与存储地址、 I/O地址有关地址有关有出有出 有入有入计算机各部件之间计算机各部件之间 的信息传输线的信息传输线存储器读、存储器写存储器读、存储器写总线允许、中断确认总线允许、中断确认中断请求、总线请求中断请求、总线请求3. .通信总线通信总线串行通信总线串行通信总线并行通信总线并行通信总线传输方式传输方式 用于用于 计算机系统之间计算机系统之间 或或 计算机系统计算机系统与其他系统（如控制仪表、移动通信等）与其他系统（如控

4、制仪表、移动通信等）之间的通信之间的通信3.3 总线特性及性能指标总线特性及性能指标一、总线物理实现一、总线物理实现CPU 插板插板主存主存 插板插板I/O 插板插板BUS主板主板1. 机械特性机械特性2. 电气特性电气特性3. 功能特性功能特性4. 时间特性时间特性二、总线特性二、总线特性尺寸、形状、管脚数尺寸、形状、管脚数及及排列顺序排列顺序传输方向传输方向 和有效的和有效的 电平电平 范围范围每根传输线的每根传输线的 功能功能信号的信号的 时序时序 关系关系地址地址数据数据控制控制三、总线的性能指标三、总线的性能指标1. 总线宽度总线宽度2. 标准传输率标准传输率3. 时钟同步时钟同步/

5、异步异步4. 总线复用总线复用5. 信号线数信号线数6. 总线控制方式总线控制方式7. 其他指标其他指标数据线数据线 的根数的根数每秒传输的最大字节数（每秒传输的最大字节数（MBps）同步、不同步同步、不同步地址线地址线 与与 数据线数据线 复用复用地址线、数据线和控制线的地址线、数据线和控制线的 总和总和负载能力负载能力并发、自动、仲裁、逻辑、计数并发、自动、仲裁、逻辑、计数模块模块系统系统ISAEISAVESA(LV-BUS)PCIAGPRS-232USB总总线线标标准准 四、总线标准四、总线标准系统系统模块模块标标 准准 界界 面面总线标准总线标准数据线数据线总线时钟总线时钟带宽带宽IS

6、A168 MHz（独立）（独立）16 MBpsEISA328 MHz（独立）（独立）33 MBpsVESA(VL-BUS)3232 MHz（CPU）133 MBpsPCI326433 MHz（独立）（独立）64 MHz（独立）（独立）132 MBps528 MBpsAGP3266.7 MHz（独立）（独立）133 MHz（独立）（独立）266 MBps533 MBpsRS-232串行通信串行通信总线标准总线标准数据终端设备（计算机）和数据通信设备数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口（调制解调器）之间的标准接口USB串行接口串行接口总线标准总线标准普通无屏蔽双绞线普通

7、无屏蔽双绞线带屏蔽双绞线带屏蔽双绞线最高最高1.5 Mbps (USB1.0)12 Mbps (USB1.0)480 Mbps (USB2.0) 四、总线标准四、总线标准3.4 总线结构总线结构一、单总线结构一、单总线结构单总线（系统总线）单总线（系统总线） CPU 主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口1. 双总线结构双总线结构具有特殊功能的处理器，具有特殊功能的处理器，由通道对由通道对I/O统一管理统一管理通道通道 I/O接口接口 设备设备n I/O接口接口 设备设备0 CPU主存主存主存总线主存总线I/O总线总

8、线二、多总线结构二、多总线结构2. 三总线结构三总线结构主存总线主存总线DMA总线总线I/O总线总线 CPU 主存主存设备设备1设备设备n高速外设高速外设I/O接口接口I/O接口接口I/O接口接口3. 三总线结构的又一形式三总线结构的又一形式串行接口串行接口局域网局域网系统总线系统总线CPUCache局部总线局部总线扩展总线接口扩展总线接口扩展总线扩展总线ModemSCSI局部局部I/O控制器控制器主存主存4. 四总线结构四总线结构多媒体多媒体 Modem主存主存扩展总线接口扩展总线接口局域网局域网SCSICPU串行接口串行接口FAX系统总线系统总线局部总线局部总线高速总线高速总线扩展总线扩展

9、总线图形图形Cache/桥桥1. 传统微型机总线结构传统微型机总线结构三、总线结构举例三、总线结构举例存储器存储器SCSI 控制器控制器主存控制器主存控制器ISA、EISA 8 MHz的的16位数据通路位数据通路标准总线控制器标准总线控制器33 MHz的的32位数据通路位数据通路系统总线系统总线多媒体多媒体高速局域网高速局域网高性能图形高性能图形 CPU Modem2. VL-BUS局部总线结构局部总线结构33 MHz的的32位数据通路位数据通路系统总线系统总线ISA、EISA多媒体多媒体高速局域网高速局域网高性能图形高性能图形图文传真图文传真8 MHz的的16位数据通路位数据通路标准总线标准

10、总线 控制器控制器CPU主存控制器主存控制器存储器存储器局部总线局部总线 控制器控制器 SCSI控制器控制器VL BUS Modem3. PCI 总线结构总线结构CPU多媒体多媒体PCI 桥桥高速局域网高速局域网高性能图形高性能图形图文传真图文传真PCI 总线总线系统总线系统总线33 MHz的的32位数据通路位数据通路8 MHz的的16位数据通路位数据通路ISA、EISA标准总线标准总线 控制器控制器 SCSI 控制器控制器存储器存储器 Modem4. 多层多层 PCI 总线结构总线结构PCI总线总线2存储器存储器桥桥0桥桥4 PCI设备设备桥桥5总线桥总线桥桥桥3桥桥1设备设备桥桥2第一级桥

11、第一级桥第二级桥第二级桥第三级桥第三级桥PCI总线总线4PCI总线总线5PCI总线总线3PCI总线总线1PCI总线总线0存储器总线存储器总线 标准总线标准总线CPU3.5 总线控制总线控制一、总线判优控制一、总线判优控制 总线判优控制总线判优控制分布式分布式集中式集中式 主设备主设备(模块模块)对总线有对总线有 控制权控制权 从设备从设备(模块模块)响应响应 从主设备发来的总线命令从主设备发来的总线命令1. 基本概念基本概念链式查询链式查询计数器定时查询计数器定时查询独立请求方式独立请求方式2. 链式查询方式链式查询方式总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口

12、接口nBG数据线数据线地址线地址线BS 总线忙总线忙BR总线请求总线请求BG总线同意总线同意I/O接口接口1优点是结构简单、易于扩展；缺点是优先级固定，链式线路故障会损害系统运行质量。优点是结构简单、易于扩展；缺点是优先级固定，链式线路故障会损害系统运行质量。 0BS 总线忙总线忙BR总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址3. 计数器定时查询方式计数器定时查询方式I/O接口接口1 计数器计数器设备地址设备地址 1排队器排队器排队器排队器4. 独立请求方式独立请求方式总总线线控控制制部部件件数据线数

13、据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0 BG0BR1BG1BRnBGnBG总线同意总线同意BR总线请求总线请求独立请求独立请求方式，可以采用多种仲裁策略，优先级灵活、响应速度快、结构复杂。方式，可以采用多种仲裁策略，优先级灵活、响应速度快、结构复杂。5. 分布式仲裁：分布式仲裁：（1）各主模块有自己的仲裁号和仲裁逻辑。（）各主模块有自己的仲裁号和仲裁逻辑。（2）以优先级仲裁策略为基础。（以优先级仲裁策略为基础。（3）过程：首先把自）过程：首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，

14、若自己的总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。裁总线上最终保留优先级最高的仲裁号。二、总线通信控制二、总线通信控制1. 目的目的2. 总线传输周期总线传输周期主模块申请，总线仲裁决定主模块申请，总线仲裁决定主模块向从模块主模块向从模块 给出地址给出地址 和和 命令命令主模块和从模块主模块和从模块 交换数据交换数据主模块主模块 撤消有关信息撤消有关信息 申请分配阶段申请分配阶段寻址阶段寻址阶段传数阶段传数阶段结束阶段结束阶段解决通信双方解决通信双方 协调配合协调配合 问题问

15、题由由 统一时标统一时标 控制数据传送控制数据传送充分充分 挖掘挖掘 系统系统 总线每个瞬间总线每个瞬间 的的 潜力潜力同步通信同步通信 异步通信异步通信 半同步通信半同步通信 分离式通信分离式通信 3. 总线通信的四种方式总线通信的四种方式采用采用 应答方式应答方式 ，没有公共时钟标准，没有公共时钟标准同步、异步结合同步、异步结合 读读命令命令(1) 同步式数据输入同步式数据输入T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 数据数据 数据数据(2) 同步式数据输出同步式数据输出T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 写写命令命令不互锁不互锁半互锁半互锁全

16、互锁全互锁(3) 异步通信异步通信主设备主设备从设备从设备请请求求回回答答比较同步通信和异步通信比较同步通信和异步通信 同步通信：指由统一时钟控制的通信，控同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。下降。适合于速度差别不大的场合。 异步通信：指没有统一时钟控制的通信，异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件较同步复杂，灵活性

17、高，当系统中各部件工作速度差异较大时，有利于提高总线工工作速度差异较大时，有利于提高总线工作效率。作效率。(4) 半同步通信半同步通信同步同步 发送方发送方 用系统用系统 时钟前沿时钟前沿 发信号发信号 接收方接收方 用系统用系统 时钟后沿时钟后沿 判断、识别判断、识别（同步、异步（同步、异步 结合）结合）异步异步 允许不同速度的模块和谐工作允许不同速度的模块和谐工作 增加一条增加一条 “等待等待”响应信号响应信号 WAIT以输入数据为例的半同步通信时序以输入数据为例的半同步通信时序T1 主模块发地址主模块发地址T2 主模块发命令主模块发命令T3 从模块提供数据从模块提供数据T4 从模块撤销数

18、据，主模块撤销命令从模块撤销数据，主模块撤销命令Tw 当当 为低电平时，等待一个为低电平时，等待一个 TWAITTw 当当 为低电平时，等待一个为低电平时，等待一个 TWAIT 读读 命令命令WAIT 地址地址 数据数据 时钟时钟总线传输周期总线传输周期T1T2TWTWT3T4(4) 半同步通信半同步通信 （同步、异步（同步、异步 结合）结合）上述三种通信的共同点上述三种通信的共同点一个总线传输周期（以输入数据为例）一个总线传输周期（以输入数据为例） 主模块发地址主模块发地址 、命令、命令 从模块准备数据从模块准备数据 从模块向主模块发数据从模块向主模块发数据总线空闲总线空闲占用总线占用总线不

19、占用总线不占用总线占用总线占用总线(5) 分离式通信分离式通信充分挖掘系统总线每个瞬间的潜力充分挖掘系统总线每个瞬间的潜力主模块主模块 申请申请 占用总线，使用完后占用总线，使用完后即即 放弃总线放弃总线 的使用权的使用权从模块从模块 申请申请 占用总线，将各种信占用总线，将各种信息送至总线上息送至总线上一个总线传输周期一个总线传输周期子周期子周期1子周期子周期2主模块主模块1. 各模块有权申请占用总线各模块有权申请占用总线分离式通信特点分离式通信特点充分提高了总线的有效占用充分提高了总线的有效占用2. 采用同步方式通信，不等对方回答采用同步方式通信，不等对方回答3. 各模块准备数据时，不占用

20、总线各模块准备数据时，不占用总线4. 总线被占用时，无空闲总线被占用时，无空闲计算机总线概述 总线周期以及相关概念总线周期以及相关概念 总线周期：通过总线完成一次内存读写操作或者完成总线周期：通过总线完成一次内存读写操作或者完成一次一次I/O设备读写操作所需的时间，一般由地址时间和设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成数据时间两个时间段组成 地址时间：地址时间：CPU向内存或向内存或IO设备送出地址信息到地设备送出地址信息到地址总线址总线 数据时间：数据时间：CPU完成数据读写完成数据读写 周期类型：一般分为内存读周期、内存写周期、周期类型：一般分为内存读周期、内存写周

21、期、 I/O读读周期、周期、 I/O写周期四种类型写周期四种类型 总线的等待状态：由于被读写的部件或设备速度慢，总线的等待状态：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。它影响系统的运行效率，间里，称总线处于等待状态。它影响系统的运行效率，降低系统的性能。降低系统的性能。信息传送信息传送寻址寻址数据线数据线地址线地址线总线占用期间总线占用期间地址地址数据数据单周期数据传输方式单周期数据传输方式寻址寻

22、址数据数据n地址地址数据数据3数据数据1数据数据2数据线数据线地址线地址线.信息传送信息传送总线占用期间总线占用期间无效无效 猝发数据传输方式猝发数据传输方式计算机总线概述正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。正常总线周期：每次数据传输都由一次地址时间和一次数据时间组成。（单周期数据传输方式）（单周期数据传输方式）BurstBurst总线周期：数据传输由一次地址时间和多次数据时间组成，即总线周期：数据传输由一次地址时间和多次数据时间组成，即给出一次地址信息，连续传送多个数据。（猝发数据传输方式）给出一次地址信息，连续传送多个数据。（猝发数据传输方式）计算机总线的结构计算

23、机总线的结构 几种常用的标准总线几种常用的标准总线 ISA（Industrial Standard Architecture）总线：工业标准结）总线：工业标准结构总线，构总线，8位（后来位（后来16位）数据线，位）数据线，20位（后来位（后来24位）地址位）地址线，工作频率线，工作频率8.33MHz。 EISA（Extended Industrial Standard Architecture ）总线：）总线：扩展工业标准结构总线，扩展工业标准结构总线，16或或32位数据线，位数据线，32位地址线，工位地址线，工作频率作频率8.33MHz，支持，支持Burst方式传输数据。方式传输数据。 VE

24、SA（Video Electronics Standard Association）总线：）总线：32位局部总线，连接显卡、网卡等，最高工作频率位局部总线，连接显卡、网卡等，最高工作频率33MHz。没有严格标准，各厂家产品兼容性差，针对没有严格标准，各厂家产品兼容性差，针对80486。 PCI（ Peripheral Component Interface）总线：外围部件）总线：外围部件互连总线（局部总线），互连总线（局部总线），V1.0支持支持33MHz工作频率，工作频率，32位地位地址和数据线互用；址和数据线互用；V2.1支持支持66MHz工作主频，工作主频，64位地址和数位地址和数据线互

25、用。据线互用。ISA插插槽槽PCI插槽插槽AGP插插槽槽北桥北桥芯片组芯片组南桥南桥芯片组芯片组内存插槽内存插槽CPU插槽插槽IDE接口接口软驱接口软驱接口并口连接器并口连接器串口连接器串口连接器ROM BIOS鼠标键盘鼠标键盘USB接口接口主板主板电源电源插座插座PC机的结构一个具有双向传一个具有双向传输功能的总线逻输功能的总线逻辑图。辑图。 在总线的两端在总线的两端分别配置三态门，分别配置三态门，就可以使总线具就可以使总线具有双向传输功能。有双向传输功能。ISA Industrial Standarad Architecture的缩写，的缩写，即即“标准工业总线标准工业总线”。 ISA的特

26、点是：的特点是： 1、不支持总线仲裁，不能支持多个总线主设备系、不支持总线仲裁，不能支持多个总线主设备系统；统； 2、数据传输必须经过、数据传输必须经过CPU或或DMA 3、时钟频率、时钟频率8MHz、最大数据传输率、最大数据传输率16MBps。 3、数据线、数据线16位，地址线位，地址线24位。位。EISA Extended Industrial Standarad Architecture的缩写，即的缩写，即“扩充工业总线扩充工业总线” EISA的特点是：的特点是： 1、与、与ISA可以完全兼容；可以完全兼容； 2、从、从CPU中分离出了中线控制权，支持多个总线中分离出了中线控制权，支持多

27、个总线主设备以突发形式传输主设备以突发形式传输 3、时钟频率、时钟频率8MHz、最大数据传输率、最大数据传输率33MBps。 3、数据线、数据线32位，地址线位，地址线32位。位。VESA（ VL-BUS ） Video Electronic Standard Association的缩写，是由视频电子标准协会提出的局部的缩写，是由视频电子标准协会提出的局部总线标准，又称总线标准，又称VL-BUS。 VL-BUS技术的两个核心内容是：技术的两个核心内容是： 1、使用频率、使用频率33MHz，数据线，数据线32位位i，可扩展到，可扩展到64位，最大数据传输率位，最大数据传输率133MBps。 2

28、、可将高速外设直接挂在、可将高速外设直接挂在CPU上，实现上，实现CPU与外与外设之间的高速数据交换。设之间的高速数据交换。PCI Peripheral Component Interconnect的缩写，的缩写，即即“外围部件互联外围部件互联”，多家公司制定。，多家公司制定。 PCI技术的主要特点是：技术的主要特点是： 1. 高性能：自己提供总线时钟，支持突发形式高性能：自己提供总线时钟，支持突发形式 2. 良好的兼容性：与前面的总线兼容良好的兼容性：与前面的总线兼容 3. 支持即插即用和多主设备支持即插即用和多主设备 4. 具有与处理器和存储器完全并行能力，并提供地具有与处理器和存储器完全并行能力，并提供地址奇偶校验功能。址奇偶校验功能。 5. 扩充性、兼容性好，并采用多路复用技术，减少扩充性、兼容性好，并采用多路复用技术，减少引脚数量。引脚数量。AGP Accelerated Graphics Port的缩写，即的缩写，即“加速图加速图形端口形端口”，是英特尔开发的新一代局部图形总线技，是英