电力滤波器硬件电路设计

1、1.有源电力滤波器装置的工作原理1.1工作原理有源电力滤波器从与负载联接形式的角度可分为并联型有源电力滤波器和串联型有源电力滤波器两大类。有源电力滤波器采用并联型联接形式是最基本也是目前国际上应用最广泛的形式，装置可对负载的谐波及无功进行动态补偿。并联连接的方式由于不需要改变系统本来的接线，只需将调节装置并入即可，容易被用户接受。此外，即使当有源电力滤波器发生故障时也可自动切除，因而不会对负载供电产生影响。从目前国际上实际投入运行的设备来看，调节装置与负载连接方式绝大多数均采用并联型。因此，本次研制的装置在结构上也采用并联型有源电力滤波器。图3-1 并联型有源电力滤波器系统构成图3-1所示为最

2、基本的有源电力滤波器系统构成的原理图。图中eS表示交流电源，负载为谐波源，它产生谐波并消耗无功。有源电力滤波器系统由两大部分组成，即指令电流运算电路和补偿电流发生电路。其中指令电流运算电路的核心是检测出补偿对象电流中的谐波和无功等电流分量，因此有时也称之为谐波和无功电流检测电路。补偿电流发生电路的作用是根据指令电流运算电路得出的补偿电流的指令信号，产生实际的补偿电流，它由电流跟踪控制电路、驱动电路和主电路三个部分构成。主电路目前均采用PWM变流器。变流器和与其相连的电感、直流侧贮能元件共同组成有源电力滤波器的主电路。有源电力滤波器的基本工作原理是：检测补偿对象的电压和电流，经指令电流运算电路计

3、算得出补偿电流的指令信号，该信号经补偿电流发生电路放大，得出补偿电流，补偿电流与负载电流中要补偿的谐波及无功等电流抵消，最终得到期望的电源电流。例如，当需要补偿负载所产生的谐波电流时，有源电力滤波器检测出补偿对象负载电流iL的谐波分量iLh，将其反极性后作为补偿电流的指令信号iC*，由补偿电流发生电路产生的补偿电流iC即与负载电流中的谐波分量iLh大小相等、方向相反，因而二者互相抵消，使得电源电流iS中只含基波，不含谐波。这样就达到了抑制电源电流谐波的目的。上述原理可用如下的一组公式描述： (1) (2) (3) (4)式中iLf为负载电流的基波分量。如果要求有源电力滤波器在补偿谐波的同时，补

4、偿负载的无功，则只要在补偿电流的指令信号中增加与负载电流的基波无功分量反极性的成分即可。这样，补偿电流与负载电流中的谐波及无功成分相抵消，电源电流等于负载电流的基波有功分量。就主电路中变流器部分而言有四相变流器和三相变流器两种不同的方式，对应的控制电路也有其各自的特点。根据实际补偿要求，我们采用三相变流器的拓扑结构。图3-2所示为采用三相变流器的主电路结构及其与负载之间的连线关系图。图3-2采用三相变流器的主电路结构及其与负载之间的连线1.2系统控制方案1.2.1 谐波的检测和补偿方法谐波的检测方法可以有负载电流检测、电源电流检测、电源电压检测等检测方法，从实际应用的装置来看，采用负载电流的检

5、测方法与用电源电流的检测方法之比为10:1，从这5年的情况变化可以看出，今后，负载电流的检测方法为主要使用方法，本装置中也采用负载电流检测方法。控制电路实时检测负载电流，通过采用谐波电流和无功检测算法，得到负载电流中各次谐波的幅值及相位。用户根据所应用系统的情况，可以进行全部谐波补偿或特定次数谐波补偿。DSP将全部谐波或特定次数谐波分量进行反变换，得到补偿电流指令，据此产生补偿谐波电流。1.2.2 控制系统微处理器的选择采用数字控制的有源电力滤波器在对负载进行补偿时，需要对负载电流中的谐波及无功分量进行实时检测、分析和计算，特别在需要对负载中特定谐波进行补偿时需对负载电流进行傅立叶分析，在产生

6、指令电流时需要进行傅立叶反变换。由于计算的实时性与补偿效果及系统动态性能密切相关，因此本装置拟采用具有很强计算能力的TMS320C32 DSP实现负载电流的实时检测和计算。同时采用片内资源丰富，成本低，I/O使用方便的TMS320C24X用于大量的逻辑操作和PWM变流器控制。2.2.有源电力滤波器控制电路设计有源电力滤波器的控制系统要完成谐波电流指令的运算、电流跟踪控制的任务，同时还要兼顾故障保护、通讯等功能。本章将根据控制策略，对控制系统的硬件电路进行设计。2.2.1硬件电路设计2.2.1.1数字信号处理器(DSP)数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是

7、实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP一般具有如下的主要特点：1) 在一个指令周期内可完成一次乘法和一次加法；2) 程序和数据空间分开，可同时访问指令和数据；3) 片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；4) 具有低开销或无开销循环及跳转的硬件支持；5) 快速的中断处理和硬件I/O支持；6) 具有在单周期内操作的多个硬件地址产生器；7) 可并行执行多个操作；8) 支持流水线操作，使取址、译码和执行等操作可以重叠执行。由DSP芯片为核心所组成的数字信号处理系统，具有数字处理的全部优点，主要有以下几方面：1) 接口方便。DSP系统与其他以现代数字技

8、术为基础的系统和设备都是相互兼容的；2) 编程方便。DSP系统中的可编程的DSP芯片可使设计人员在开发过程中灵活方便地对软件进行修改和升级；3) 稳定性好。DSP系统以数字信号处理为基础，受环境温度以及噪声的影响较小，可靠性高；4) 精度高；5) 集成方便。DSP系统的数字部件有高度的规范性，便于大规模集成。2.2.1.2控制电路的整体结构有源电力滤波器在正常工作时，一方面，需要对负载电流中的谐波、无功分量进行实时检测、分析和计算。特别是在对负载中指定次谐波进行补偿时，需要对负载电流进行多次傅立叶分析，在产生指令电流时，还要进行傅立叶反变换。这要求控制系统具有较强的数字信号处理能力。另一方面，

9、也希望系统能够有较强的I/O接口能力并且适合于控制电力电子开关器件。该装置使用模、数混合电路实现滤波器控制电路所要完成的功能。其中采样、同步信号生成、谐波分析、指令生成、通信等功能由数字电路完成，电流跟踪控制、保护、部分I/O接口由模拟电路实现。控制电路构成如图4-5所示。图4-5 控制系统整体结构本系统的控制电路是以双DSP结构为核心的，整体上可以分为数字系统和模拟系统两大部分，下面就分别予以介绍。2.2.1.3数字部分电路设计本系统采用了以DSP为核心的数字控制系统，并根据有源电力滤波器对控制系统的要求，采用了双DSP结构。分别是TI公司TMS320C32和TMS320F240。其中TMS

10、320C32因其强大的运算能力，但片内资源和I/O接口较少；而TMS320F240是TI公司推出的专门面向电机控制的定点DSP，片内资源丰富，成本低，I/O使用方便，但其16位的定点内核对精度和速度有一定限制，因此两者的结合可充分发挥这两种芯片的优点，以共同达到有源电力滤波器对控制系统的要求。两者通过一片16Kx16bit的双口RAM(IDT7026)进行数据交换。另外，本系统还采用了一片CPLD，以协调系统内部的逻辑。根据所需的I/O数目和控制功能，选用的CPLD器件是ALTERA公司的EPM7128SLC84。数字系统是整个控制电路的核心，主要完成以下功能：1) 数据采集。包括负载电流，直

11、流母线电压的采集；2) 数据处理。包括谐波电流的检测，指令电流的生成等；3) 整个系统的数字控制。2.2.1.3.1 TMS320C32子系统TMS320C32子系统组成框图可参见图4-6。这部分系统所完成的主要功能有：（1） 负载电流谐波分析；（2） 无源投切判断；（3） 补偿电流指令的计算。图4-6 C32子系统构成框图系统主要由TMS320C32，一片EPROM AM27C1001-70（128k×8），两片高速SRAM CY7C1021-20（64k×16），译码电路，数模转换电路，异步串行通讯接口电路等构成。其中EPROM用于存放程序和已初始化数据。SRAM用于存

12、放实时运行的程序和数据，双口RAM用于存放准备与F240交换的数据。TMS320C32复位后，由内部固化的自引导程序（BOOT）将存于EPROM的程序和数据搬移至高速RAM，然后在高速SRAM中运行程序。TMS320C32的程序存储器的宽度可以是16位或32位。当采用16位程序存储器时，C32至少需要用两个指令周期来完成一个32位指令的取指，因此本系统采用32位宽的程序存储器。C32的外部数据存储器接口可以存取8/16/32位三种宽度的数据存储器。为了存取三种宽度的数据类型，C32存储器接口采用STRB0、STRB1两组选通信号，这两组选通信号的区别是寻址范围不同。每组选通信号由四个引脚组成，

13、作为字节使能和额外的地址线。C32对这些引脚的特性是根据选通线对应的总线控制寄存器确定的，通过设置这个控制寄存器的某些比特位，可以指定数据类型和外部存储器宽度。本控制系统的C32系统就充分利用了C32的这种灵活结构，采用8位宽的普通EPROM作为程序存储器，节省了成本。32位宽的数据存储器，提高了系统运行速度。而采用16位宽的双口RAM，便于和16位的定点TMS320F240进行数据交换。2.2.1.3.2 TMS320F240子系统设计TMS320F240子系统组成框图可参见图4-7。这部分子系统所完成的主要功能有：1) 数据采集；2) 进线电压同步；3) 无源投切信号发送；4) 重要数据的

14、存储。图4-7 F240子系统构成框图数据采集主要通过外扩四片AD7892来实现。AD7892是高速单路12位A/D转换器（500KSPS）。采样转换时间为2s，+5V供电，模拟量输入范围为±10V（AD7892-1），模拟输入通道有过压保护功能。具有高速并行接口，以2的补码形式输出。负载的三相电流信号，以及直流母线电压分别经相应的隔离和调理电路进入四片AD7892的模拟输入通道。再统通过F240来控制四片A/D转换器的启动和转换结果的读取。采样时间的基准由模拟电路进线电压同步电路和F240的捕获单元共同完成。如图4-8所示，进线的a相电压,经隔离降压后,进入控制板,经二阶带通滤波器

15、滤波后,由6N137整形成与a相电压同频同相的5V方波信号,进入F240的CAPTURE1，F240的捕获单元捕捉方波信号的上跳沿,记录事件发生时刻，并计算a相电压频率，再根据采样信号频率，最终确定采样时刻。图4-8 进线电压同步电路2.2.1.3.3系统接口电路设计1） 双端口RAM与普通的RAM不同，双端口RAM是一种特殊的存储器，它具有两组数据总线和地址总线，可以同时访问不同的存储器单元，当两组地址总线完全相同时，由片内总线仲裁逻辑向后访问的一方发出等待信号，使该方进入等待，待另一方访问结束之后等待撤消，等待方继续访问这一地址。由于双端口RAM的特殊结构，使得双DSP可以方便快速地进行数

16、据交换，从而大大提高了双DSP芯片间的并行处理能力。双端口RAM唯一可能发生冲突的是CPU对双端口RAM的同一个存储单元同时读或同时写，为了避免这种情况的发生，双端口采用Semaphore信号（以下简称SEM信号）来避免这种冲突。SEM逻辑是与双端口RAM存储单元无关的8个单元，这些单元用来产生并存储一个标志，以向另外一侧说明共享的资源一侧正占用。SEM信号为低电平有效，将“0”写入寄存器申请控制权，写入“1”释放控制权。本系统选用的双口RAM是IDT7026（16k×16bit），它具有完整的仲裁逻辑。2） CPLD在本控制系统中，使用了一片复杂可编程逻辑器件CPLD。CPLD主要

17、实现以下功能：（1） C32，F240的地址译码；（2） F240与外配A/D接口所需的等待状态发生器；（3） 双端口RAM的SEM逻辑电路。图4-9 CPLD 功能框图可编程逻辑器件CPLD的内部结构是用可编程“熔丝”将“与”门阵列、“或”门阵列及寄存器互连起来，具有结构灵活、集成度高等特点，其最终的逻辑结构和功能由用户编程决定。基于在系统编程（In-System Programmability）的CPLD输入、输出引脚是由用户定义的，内部逻辑设计的变动，不影响引脚的定义，所以PCB的设计与逻辑设计是相互独立的，便于设计人员维护、现场升级器件，修改设计中的错误，增加额外的功能和特性。根据所需

18、的I/O数目和控制功能，本文选用的CPLD器件是ALTERA公司的EPM7128STC100-15。EPM7128STC100-15内有边界扫描测试电路，符合JTAG标准，支持在系统编程，内含8个逻辑阵列块，共计128个逻辑宏单元，有84个I/O，可满足设计的需要。2.2.1.3.4 数字部分电路板硬件接口数字运算板电路由辅助电源板1提供+15V、-15V、+5V、-5V电压。电压霍尔采样直流电压信号，3路电流霍尔采样负载电流信号送入数字运算板。由同步变压器得到的同步信号送入数字运算板。数字运算板输出3路电流指令信号给电流跟踪电路，并与监控柜进行通讯，与电流跟踪板交换逻辑状态。图4-10 数字

19、运算板接口说明2.2.1.4模拟部分电路设计2.2.1.4.1电流跟踪控制电路设计电流跟踪电路主要完成根据运算电路输出的指令信号，生成适当的PWM信号，从而使变流器的输出电流能够很好的跟踪指令波形。图4-11为电流跟踪电路的原理框图。图4-11电流跟踪电路的原理框图1） 三角波生成电路如图4-12所示。图4-12 三角波生成电路利用集成波形发生器ICL8038生成所需要的三角波形。图14中8038所输出的三角波周期可分为两部分，即上升时间t1和下降时间t2。其中上升时间，下降时间，输出三角波频率。信号发生器所生成的三角波信号经过比例环节作为一路跟踪电路的载波信号TRIANGAL_1。2）PWM波形生成电路如图4-13 所示（以A相为例）。图4-13 PWM波形生成电路电流反馈信号IAF和指令信号IAH相叠加后，经过比例积分环节送到后一级运算放大器与载波信号相比较，生成该相的PWM信号。2.2.1.4.2保护电路设计1) 作为使用于电力系统中的设备，滤波器在发生故障的时候需要能够做出适当的保护动作。当发生直流侧过