相联存储器的设计

1、沈阳航空航天大学课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：相联存储器的设计院（系）：计算机学院专 业：计算机科学与技术班 级：学 号：姓 名：木代佳人，日月同辉指导教师：杨 华完成日期：2010年1月15日目 录第1章总体设计方案21.1 设计原理21.2 设计思路31.3 设计环境4第2章详细设计方案52.1 顶层方案图的设计与实现5创建顶层图形设计文件5器件的选择与引脚锁定5编译、综合、适配62.2 功能模块的设计与实现62.2.1 输入寄存器的实现7存储体的设计与实现82.2.3 比较寄存器的实现10查找结果寄存器的实现122.3 仿真调试14第3章编程下载

2、与硬件测试153.1 编程下载153.2 硬件测试及结果分析15参考文献17附录（电路原理图）18第1章 总体设计方案1.1 设计原理相联存储器(Content Addressed Memory)，它是一种按内容访问的存储器，可以根据数据记录地一部分内容查找其它部分的内容。在相联存储器中，每个存储的数据记录都是固定长度的字。存储字中的每个个位或者字段都可以作为检索的依据（关键字）。相联存储器的结构框图如图1.1所示。它主要实现将输入寄存器的信息与存储体的信息作比较，相匹配的置为“1”，不匹配的置为“0”， 将结果送入查找结果寄存器(SRR)中，并输出结果。输入寄存器.比较寄存器.查找结果寄存器

3、译码选择电路存储体图1.1 相联存储器原理框图1.2 设计思路根据相联存储器的原理特点，即按照内容寻址，因此可以将相联存储器分为以下几个部分：输入寄存器，译码选择电路，存储体，比较寄存器，查找结果寄存器。输入寄存器：用来存放检索字，字的位数和相联存储器的存储单元位数相等。译码选择电路：用38译码器进行译码电路选择，如当置输入端B2B1B0为“000”，时钟脉冲信号为高电位时，可以向存储体第一个单元地址输入八位二进制的字信息；同时其他的存储单元的信息被屏蔽掉。存储体（AMU）：用于存放待检索的数据，由高速半导体存储器构成，以求快速存取。比较寄存器（CR）：将检索的内容和从存储体中读出的所有单元内

4、容的相应位进行比较，如果有某个存储单元的信息和检索项一致，就把符合寄存器的相应位置“1”，表示该字匹配 ；否则置“0”，表示不匹配。查找结果寄存器（SRR）：用来存放按检索项的信息检索从存储体中与之符合的单元地址，其位数等于相联存储器的存储单元位数，每一位对应一个存储单元，位的序数即为相联存储器的单元地址。 设存储体由8个字构成，字长为8位的二进制数。CR为比较寄存器，字长也为8位 ，存放要比较的两个数。首先向输入寄存器输入一个八位二进制的字，然后通过三八译码器选择电路依次将八个八位二进制数输入到存储体中。将输入到输入寄存器的字通过比较寄存器分别与存储体里的八个字检索比较，

5、若匹配，则输出信号置1，否则置0。匹配信号通过查找结果寄存器（SRR）输出，我们就能找到匹配的那个字。若存储体八个单元存储的数据分别为00001000、00001001、00010000、00010001、00010010、00010011、00010001， 00010000，输入寄存器中的存储数据是00010001，通过比较器CR进行比较之后，可以知道发现检索数据与存储体中的第四个单元和第八个单元的内容一致，所以结果查找寄存器SRR中的第四个单元和第八个单元置为“1”，其余的置“0”，则匹配结果输出为：01001000。1.3 设计环境·硬件环境：伟福COP2000型计算机组成原

6、理实验仪、XCV200实验板、微机。·EDA环境：Xilinx foundation f3.1设计软件、COP2000仿真软件。图1.2Xilinx foundation f3.1设计平台图 1.3 COP2000计算机组成原理集成调试软件第2章 详细设计方案2.1 顶层方案图的设计与实现该设计方案以原理图输入方式设计出顶层方案图，以此实现相联存储器相关的逻辑功能，在XCV200可编程逻辑芯片上实现电路。在Xilinx foundation f3.1开发环境上设计好电路图，把输入/输出信号分别定位到XCV200芯片指定的引脚上，完成芯片的引脚的锁定。2.1.1创建顶层图形设计文件根据

7、相联存储器的相关功能，顶层图形文件由以下器件组成：十个寄存器（FD8CE），一个3：8译码器（D3-8E）、八个CR比较器（COMP8）、二十个输入端口和八个输出端口封装而成的一个完整的设计实体。该方案在Xilinx foundation f3.1软件环境下进行软件的设计，实现顶层图形文件。 2.1.2器件的选择与引脚锁定（1）器件的选择由于所提供的硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，因此采用的目标芯片为Xlinx XCV200可编程逻辑芯片。（2）引脚锁定根据引脚分配表，把顶层图形文件中的输入/输出信号依次安排到Xlinx XCV200芯片指定的引

8、脚上，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。相联存储器内部信号XCV200芯片引脚IBUS0P103IBUS1P102IBUS2P101IBUS3P100IBUS4P97IBUS5P96IBUS6P95IBUS7P94B0P73B1P72B2P71AMBUS0P87AMBUS1P86AMBUS2P85AMBUS3P84AMBUS4P82AMBUS5P81AMBUS6P80AMBUS7P79CLKP213OBUS0P110OBUS1P111OBUS2P203OBUS3P185OBUS4P184OBUS5P1780BUS6P152OBUS7P147表2

9、.1 信号和芯片引脚对应关系2.1.3编译、综合、适配利用Xilinx foundation f3.1设计软件对顶层图形文件进行编译，并尽量调整各器件和线的位置使其合理美观，连接完毕后进行仿真，待仿真成功后编译文件，编译成功后即可将文件下载到芯片中。2.2 功能模块的设计与实现本相联存储器是由输入寄存器，选择比较电路，比较寄存器，存储体，查找结果寄存器组成的，设有20个输入端口和8个输出端口实现其输入和输出。各部分元件均分别单独实现功能并仿真成功之后，再将各部分模块进行连接，经整体整合仿真成功后，完成了所需电路实体。2.2.1 输入寄存器的实现输入寄存器字长为八位，用于存放检索数据，本方案用一

10、个8位的D触发器来实现。结构图设计如图2 .1所示图2.1 输入寄存器图模块图2.2 输入寄存器图结构图图2.3输入寄存器单元结构图图2.4存储单元仿真2.2.2存储体的设计与实现该存储体一共有8个寄存器组成，每个寄存器的字长为8位。利用3：8译码器的输出端分别控制8个寄存器的CE端，使之可以分别对每一个存储器进行写入操作。例如：译码器输入端B0,B1,B2为010时，其输出端D2输出为“1”，使得与D2端相连的寄存器的使能端为“1”，并且CLK信号为高电位时，即可将数据总线AMBUS7AMBUS0的数据输入到此寄存器中。如此可以最终实现对8个寄存器的分别写入操作。（1） 存储体及译码选择电路

11、结构图设计图2.5 存储体及译码电路结构图（2）实现方法利用3：8译码器的输入端B0B1B2分别控制每一个寄存器的CE使能端及时钟脉冲端产生的脉冲信号实现对八个存储单元的信息输入。将译码器的八个输出端分别与八个寄存器的使能端相连，实现逐个信息输入。（3）功能仿真对存储体的输入输出进行仿真，能够实现上述功能。仿真图如图2.3所示：图2.6 存储体输入仿真图2.2.3 比较寄存器的实现当检索内容与待检测内容分别写入到输入寄存器与存储体以后，需要通过比较寄存器把检索数据与存储体中每一个存储单元中的数据进行匹配比较，如果发现其某个存储单元中的数据和检索数据完全一致，就把符合寄存器的相应位置“1”，表示

12、其该数据即为想要检索的数据，否则置“0”，表示存储体中没有符合匹配要求的数据。（1） 比较寄存器的实现：比较模块的部件主要用数据比较器来实现，存储体中有8个寄存器，所以比较器也相应的需要8个，字位数也是8位。匹配比较的结果将其输出到结果查找寄存器中。如图2.7所示。图2.7 比较寄存器元件图图2.8比较寄存器的内部实现图2.9比较寄存器逻辑模块图（2） 实现方法比较线路的实现方法是：先将输入寄存器的输出总线与8个比较器的输入总线相连接，存储体中的8个寄存器的输出总线与8个比较器另一个输入总线相连接。此时随着脉冲信号的连续进行，存储体内每输入一个存储单元，就将其接到一个比较器的另一端与输入寄存器

13、中的数据进行比较，相同时置“1”，不同时置“0”。直至将所有存储单元都比较完为止。（3）功能仿真图2.10比较寄存器的仿真图2.2.4查找结果寄存器的实现查找结果寄存器同样由一个8位寄存器来实现，与输入寄存器原理一样。输入总线与比较器输出结果相连接，用来存放比较匹配的数据。（1）查找寄存器的结构图设计图2.11 查找结果寄存器图图2.12 查找结果寄存器图结构图（2）实现方法查找结果寄存器的实现方法是：当检索的内容和待检索的内容通过比较寄存器匹配比较以后，其匹配信号通过查找结果寄存器输出，对于匹配的信号输出“1”，不匹配的信号输出“0”。 （3）功能仿真 图 2.13查找结果寄存器的仿真结果2

14、.3 仿真调试仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。（1）建立仿真波形文件及仿真信号选择在进行功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，当脉冲遇到上升沿时选定的仿真信号和设置的参数如表2.2所示。表2.2仿真信号选择和参数设置输入信号输出信号IBUS（16进制）AMBUS（16进制）B2B1B0CLKOBUS（16进制）10080001FF1009001100101001010410110111041012100104101310110410101101441011111144（2）功能仿真结果与分析图

15、2.14 功能仿真波形结果由图2.14的功能仿真的结果与表2.2的参数设计进行比较可知，仿真结果正确。第3章编程下载与硬件测试3.1 编程下载利用Xilinx ISE的编程下载功能，将得到的gmk1689.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2 硬件测试及结果分析利用XCV200实验板进行硬件功能测试。相联存储器的输入数据通过XCV200实验板的输入开关实现，输出数据通过XCV200实验板的LED指示灯实现，其对应关系如表3.1所示。XCV200芯片引脚信号XCV200实验板XCV200芯片引脚信号XCV200实验板 IBUS0K00AMBUS4K14 IBU

16、S1K01AMBUS5K15 IBUS2K02AMBUS6K16 IBUS3K03AMBUS7K17 IBUS4K04CLKCLOCKIBUS6K06OBUS0 A0IBUS7K07OBUS1A1B0K20OBUS2A2B1K21OBUS3A3B2K22OBUS4A4AMBUS0K10OBUS5A5AMBUS1K11OBUS6A6AMBUS2K12OBUS7A7AMBUS3K13表3.1XCV200实验板信号对应关系利用表2.2中的输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K20、K21、K22控制输入数据，开关K00K07控制输入寄存器的内容输入，开关K10K17控

17、制存储体中内容的输入。同时观察A0A7的输出，得到如表3.2所示的硬件测试结果。输入信号输出信号K00K07K10K17K22K21K20CLKA0A700010000000010000001000000000001000000001001001100000000000100000001000001010000010000010000000100010111000001000001000000010010100100000100000100000001001110110000010000010000000100001101010001000001000000010001111101000100

18、表3.2硬件测试结果输入寄存器存的数是对应的十六进制数10，存储体中存的数分别对应的是08，09，10，11，12，13，10，11。对表3.2与表2.2的内容进行对比，可以看出硬件测试结果为01000100，对应十六进制的数44，由此可以看出测试的结果是正确的，说明电路设计正确合理。图3.1为仿真下载的结果。图3.1 数据的cop2000仿真下载结果参考文献1 曹昕燕.EDA技术实验与课程设计M.北京：清华大学出版社，20062 胡越明.计算机组成与设计M.北京：科学出版社，20063 王爱英.计算机组成与结构(第4版)M.北京：清华大学出版社，20064白中英.计算机组成原理M.科学出版社出版社，20085 高有堂.EDA技术及应用实验M.清华大学出版社，20066