第五章 4 SOI工艺技术

1、器件尺寸缩小带来一系列问题器件尺寸缩小带来一系列问题体硅体硅CMOS电路电路?寄生可控硅闩锁效应寄生可控硅闩锁效应?软失效效应软失效效应器件尺寸的缩小器件尺寸的缩小?各种多维及非线性效应：表面能级量子化效应、隧穿各种多维及非线性效应：表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应速度过冲效应?严重影响了器件性能严重影响了器件性能器件隔离区所占芯片面积相对增大器件隔离区所占芯片面积相对增大?寄生电容增加寄生电容增加?影响

2、了集成度及速度的提高影响了集成度及速度的提高克服上述效应，采取的措施克服上述效应，采取的措施工艺技术工艺技术?槽隔离技术槽隔离技术?电子束刻蚀电子束刻蚀?硅化物硅化物?中间禁带栅电极中间禁带栅电极降低电源电压降低电源电压?在体硅在体硅CMOS集成电路中，由于体效应的作用，集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降导致电路速度迅速下降急需开发新型硅材料及探索新型高性能器件急需开发新型硅材料及探索新型高性能器件和电路结构，充分发挥硅集成技术的潜力：和电路结构，充分发挥硅集成技术的潜力：SOI技术的特点技术的

3、特点SOI技术技术SOI：Silicon-On-Insulator绝缘衬底上的硅绝缘衬底上的硅SiSiSiO2SOI技术的特点技术的特点速度高：速度高：?迁移率高：器件纵向电场小，且反型层迁移率高：器件纵向电场小，且反型层较厚，表面散射作用降低较厚，表面散射作用降低?跨导大跨导大?寄生电容小：寄生电容主要来自隐埋二寄生电容小：寄生电容主要来自隐埋二氧化硅层电容，远小于体硅氧化硅层电容，远小于体硅MOSFET中中的电容，不随器件按比例缩小而改变，的电容，不随器件按比例缩小而改变，SOI的结电容和连线电容都很小的结电容和连线电容都很小典典型型1 m CMOS工工艺艺条条件件下下体体硅硅和和 SOI

4、器器件件的的寄寄生生电电容容(pF/ m2) 电电容容类类型型 SOI(SIMOX) 体体 硅硅 电电容容比比(体体硅硅/SOI) 栅栅 1.3 1.3 1 结结与与衬衬底底 0.05 0.20.35 47 多多晶晶硅硅与与衬衬底底 0.04 0.1 2.5 金金属属1与与衬衬底底 0.027 0.05 1.85 金金属属2与与衬衬底底 0.018 0.021 1.16 SOI技术的特点技术的特点功耗低：功耗低：?静态功耗：静态功耗：Ps=ILVdd?动态功耗：动态功耗：PA=CfVdd2集成密度高：集成密度高：?SOI电路采用介质隔离，它不需要体硅电路采用介质隔离，它不需要体硅CMOS电路的

5、场氧化及井等结构，器件电路的场氧化及井等结构，器件最小间隔仅仅取决于光刻和刻蚀技术的最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高限制，集成密度大幅度提高SOI技术的特点技术的特点抗辐照特性好：抗辐照特性好：?SOI技术采用全介质隔离结构，彻技术采用全介质隔离结构，彻底消除体硅底消除体硅CMOS电路的电路的Latch-up效应效应?具有极小的结面积具有极小的结面积?具有非常好的抗软失效、瞬时具有非常好的抗软失效、瞬时辐照和单粒子辐照和单粒子( 粒子粒子)翻转能力翻转能力 SOI技术的特点技术的特点成本低：成本低：?SOI技术除原始材料比体硅材料价格高技术除原始材料比体硅材料价格高之

6、外，其它成本均少于体硅之外，其它成本均少于体硅?CMOS/SOI电路的制造工艺比典型体硅电路的制造工艺比典型体硅工艺至少少用三块掩膜版，减少工艺至少少用三块掩膜版，减少1320的工序的工序?使相同电路的芯片面积可降低使相同电路的芯片面积可降低1.8倍，倍，浪费面积减少浪费面积减少30以上以上?美国美国SEMATECH的研究人员预测的研究人员预测CMOS/SOI电路的性能价格比是相应体电路的性能价格比是相应体硅电路的硅电路的2.6倍倍SOI技术的特点技术的特点 特别适合于小尺寸器件：特别适合于小尺寸器件：?短沟道效应较小短沟道效应较小?不存在体硅不存在体硅CMOS电路的金属电路的金属穿通问题，自

7、然形成浅结穿通问题，自然形成浅结?泄漏电流较小泄漏电流较小?亚阈值曲线陡直亚阈值曲线陡直漏电相同时薄膜漏电相同时薄膜SOI与体硅器件的与体硅器件的亚阈值特性亚阈值特性SOI技术的特点技术的特点特别适合于低压低功耗电路：特别适合于低压低功耗电路：?在体硅在体硅CMOS集成电路中，由于体效应的集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降动电流减小，导致电路速度迅速下降?对于薄膜全耗尽对于薄膜全耗尽CMOS/SOI集成电路，这集成电路，这两个效应都很小，低压全耗尽两个效应都很小，低压全耗尽CMOS/SOI电路与相应体

8、硅电路相比具有更高的速度电路与相应体硅电路相比具有更高的速度和更小的功耗和更小的功耗SOI器件与体硅器件的饱和漏器件与体硅器件的饱和漏电流之比与电源电压的关系电流之比与电源电压的关系SOI技术的特点技术的特点SOI结构有效克服了体硅技术的不足，充结构有效克服了体硅技术的不足，充分发挥了硅集成技术的潜力分发挥了硅集成技术的潜力Bell实验室的实验室的H. J. Leamy将这种接近理想将这种接近理想的器件称为是下一代高速的器件称为是下一代高速CMOS技术技术美国美国SEMATECH公司的公司的P.K.Vasudev也预也预言，言，SOI技术将成为亚技术将成为亚100纳米硅集成纳米硅集成技术的主流

9、工艺技术的主流工艺应用领域：高性能应用领域：高性能ULSI、VLSI、高压、高压、高温、抗辐照、低压低功耗及三维集成高温、抗辐照、低压低功耗及三维集成SOI技术的技术的挑战和机遇挑战和机遇SOI技术挑战和机遇技术挑战和机遇SOI材料是材料是SOI技术的基础技术的基础?SOI技术发展有赖于技术发展有赖于SOI材料的不断进材料的不断进步，材料是步，材料是SOI技术发展的主要障碍技术发展的主要障碍?这个障碍目前正被逐渐清除这个障碍目前正被逐渐清除?SOI材料制备的两个主流技术材料制备的两个主流技术SIMOX和和BOUNDED SOI最近都有了重最近都有了重大进展大进展SIMOX工艺工艺SOI技术挑战

10、和机遇技术挑战和机遇SIMOX材料：材料：?最新趋势是采用较小的氧注入剂量最新趋势是采用较小的氧注入剂量显著改善顶部硅层的质量显著改善顶部硅层的质量降低降低SIMOX材料的成本材料的成本低注入剂量低注入剂量( 4 1017/cm2)的埋氧厚度薄：的埋氧厚度薄：8001000退 火 温 度 高 于退 火 温 度 高 于 1 3 0 0 ， 制 备 大 面 积， 制 备 大 面 积( 300mm)SIMOX材料困难材料困难硅片键合技术原理硅片键合技术原理SOI技术挑战和机遇技术挑战和机遇键合键合(Bonded)技术：技术：?硅膜质量高硅膜质量高?埋氧厚度和硅膜厚度可以随意调整埋氧厚度和硅膜厚度可以

11、随意调整?适合于功率器件及适合于功率器件及MEMS技术技术?硅膜减薄一直是制约该技术发展的重要硅膜减薄一直是制约该技术发展的重要障碍障碍?键合要用两片体硅片制成一片键合要用两片体硅片制成一片SOI衬底，衬底，成本至少是体硅的两倍成本至少是体硅的两倍SOI技术挑战和机遇技术挑战和机遇Smart-Cut技术是一种智能剥离技术技术是一种智能剥离技术?将离子注入技术和硅片键合技术结合在将离子注入技术和硅片键合技术结合在一起一起?解决了键合解决了键合SOI中硅膜减薄问题，可以中硅膜减薄问题，可以获得均匀性很好的顶层硅膜获得均匀性很好的顶层硅膜?硅膜质量接近体硅。硅膜质量接近体硅。?剥离后的硅片可以作为下

12、次键合的衬底，剥离后的硅片可以作为下次键合的衬底，降低成本降低成本SOI技术挑战和机遇技术挑战和机遇SOI材料质量近几年有了惊人进步材料质量近几年有了惊人进步生产能力和成本成为关键问题生产能力和成本成为关键问题Smart-Cut技术和低剂量技术和低剂量SIMOX技术是两技术是两个最有竞争力的技术个最有竞争力的技术SOI技术挑战和机遇技术挑战和机遇浮体效应是影响浮体效应是影响SOI技术广泛应用的技术广泛应用的另一原因另一原因?对对SOI器件的浮体效应没有一个清楚的器件的浮体效应没有一个清楚的认识认识?如何克服浮体效应导致的阈值电压浮动、如何克服浮体效应导致的阈值电压浮动、记忆效应、迟滞效应等对实

13、际电路的影记忆效应、迟滞效应等对实际电路的影响，还不很清楚响，还不很清楚?浮体效应可以导致数字电路的逻辑失真浮体效应可以导致数字电路的逻辑失真和功耗的增大和功耗的增大SOI技术挑战和机遇技术挑战和机遇抑制浮体效应抑制浮体效应?Ar注入增加体注入增加体/源结漏电源结漏电?在源区开一个在源区开一个P区通道区通道?肖特基体接触技术肖特基体接触技术?场屏蔽隔离技术场屏蔽隔离技术?这些技术都存在各种各样的自身缺陷，这些技术都存在各种各样的自身缺陷，不能被广泛接受不能被广泛接受SOI技术挑战和机遇技术挑战和机遇全耗尽全耗尽SOI MOSFET可以抑制浮可以抑制浮体效应，并有良好的亚阈特性和体效应，并有良好

14、的亚阈特性和短沟效应短沟效应?控制超薄控制超薄 SOI MOSFET的阈值电的阈值电压比较困难压比较困难?阈值电压与硅膜厚度的关系极为敏阈值电压与硅膜厚度的关系极为敏感感?较大的寄生源漏电阻等较大的寄生源漏电阻等SOI技术挑战和机遇技术挑战和机遇SOI器件与电路的器件与电路的EDA技术发展技术发展缓慢，已经成为影响缓慢，已经成为影响SOI技术广技术广泛应用的一个重要原因泛应用的一个重要原因?体硅的体硅的EDA工具已经非常完善工具已经非常完善?SOI的的EDA工具相对滞后：工具相对滞后：SOI器器件是一个五端器件，建立件是一个五端器件，建立SOI器件、器件、电路模型要比体硅器件复杂得多电路模型要

15、比体硅器件复杂得多SOI技术挑战和机遇技术挑战和机遇体硅技术迅速发展和巨大成功抑制了人们体硅技术迅速发展和巨大成功抑制了人们投入投入SOI技术研究的热情技术研究的热情?工业界不愿花时间和金钱在工业界不愿花时间和金钱在SOI工艺的优化工艺的优化上，使上，使SOI技术的优越性不能得以充分发挥技术的优越性不能得以充分发挥?现在形势正在发生微妙变化，手提电脑、手现在形势正在发生微妙变化，手提电脑、手提电话迅速兴起，促发了人们对低压、低功提电话迅速兴起，促发了人们对低压、低功耗及超高速电路的需求，体硅耗及超高速电路的需求，体硅CMOS电路在电路在这些方面有难以逾越的障碍这些方面有难以逾越的障碍?SOI技

16、术发展的新机遇技术发展的新机遇SOI技术挑战和机遇技术挑战和机遇器件尺寸缩小，改善了器件尺寸缩小，改善了ULSI的性能的性能：速度、集成度、成本等，速度、集成度、成本等，也带来了很也带来了很多问题多问题?一类是灾难性的，影响器件功能及可靠一类是灾难性的，影响器件功能及可靠性，其中最突出的是热载流子效应性，其中最突出的是热载流子效应?一类是造成动态节点的软失效，在一类是造成动态节点的软失效，在DRAM中这个问题尤为重要中这个问题尤为重要?降低电源电压已成为解决以上降低电源电压已成为解决以上问题的主要措施问题的主要措施SOI技术挑战和机遇技术挑战和机遇影响降低电源电压的因素影响降低电源电压的因素?

17、体效应体效应?寄生结电容寄生结电容?当电源电压降低时，会使电路驱动当电源电压降低时，会使电路驱动电流减小、泄漏电流增加，引起电电流减小、泄漏电流增加，引起电路的速度下降和功耗增加路的速度下降和功耗增加?SOI是最佳选择是最佳选择SOI技术挑战和机遇技术挑战和机遇存储器：存储器：?1993年年Motorola首先利用首先利用0.5微米工艺研制出微米工艺研制出电源电压小于电源电压小于2V的的1K SRAM?IBM公司制成在公司制成在1V电压下工作的电压下工作的512K SRAM，1997年，年，IBM又发布了利用又发布了利用0.25微米微米CMOS工工艺加工的艺加工的FDSOI 1M/4M SRA

18、M，其电源电压，其电源电压仅为仅为1.25V?韩国三星生产了电源电压为韩国三星生产了电源电压为1V的的0.5微米微米DRAM，同年，同年，16M SOI DRAM也面世了也面世了SOI技术挑战和机遇技术挑战和机遇CPU：功耗与速度的矛盾突出：功耗与速度的矛盾突出?IBM公司报道了采用公司报道了采用0.13 m SOI工艺研制的微处理器电路的功耗比工艺研制的微处理器电路的功耗比相应体硅电路低相应体硅电路低1/3，速度增加，速度增加35，性能提高性能提高2030，而成本仅增加，而成本仅增加10?AMD已经全面生产低压已经全面生产低压SOI CPUSOI器件与电路器件与电路制备技术制备技术SOI(S

19、ilicon-On-Insulator: （绝缘衬底上的硅（绝缘衬底上的硅)技术技术SOI器件与电路制备技术器件与电路制备技术体硅器件与体硅器件与SOI电路制备工艺的比较电路制备工艺的比较?SOI电路制备工艺简单电路制备工艺简单制作阱的工艺制作阱的工艺场区的工艺场区的工艺?没有金属没有金属Al穿刺问题穿刺问题隔离技术隔离技术?100绝缘介质隔离绝缘介质隔离?LOCOS隔离隔离?硅岛隔离硅岛隔离?氧化台面隔离氧化台面隔离SOI器件与电路制备技术器件与电路制备技术抑制边缘寄生效应抑制边缘寄生效应?环形栅器件环形栅器件?边缘注入边缘注入抑制背沟道晶体管效应抑制背沟道晶体管效应?背沟道注入背沟道注入抑

20、制衬底浮置效应抑制衬底浮置效应?衬底接地衬底接地硅化物工艺硅化物工艺?防止将硅膜耗尽防止将硅膜耗尽几种新型的几种新型的SOI器件器件和电路制备工艺和电路制备工艺Tpd=37ps 栅长为栅长为90纳米的栅图形照片纳米的栅图形照片凹陷凹陷沟道沟道SOI器件器件埋氧氮化硅40nm热氧埋氧局部氧化减薄硅膜埋氧去掉氮化硅和氧化层埋氧金属硅栅氧化层沟道区经标准的SOI CMOS 工艺MILC平面双栅器件平面双栅器件 平面双栅是理想的双栅器件平面双栅是理想的双栅器件 但工艺复杂，关键是双栅自对准、沟但工艺复杂，关键是双栅自对准、沟道区的形成，等待着工艺上的突破道区的形成，等待着工艺上的突破利用利用MILC（

21、metal induced lateral crystallization）和高温退火技术实现平）和高温退火技术实现平面双栅器件面双栅器件?精确的自对准双栅精确的自对准双栅? 工艺相对简单工艺相对简单MILC和高温退火和高温退火主要步骤：主要步骤： a-Si 淀积，淀积，550C LTO 淀积，淀积， 光刻长条窗口，光刻长条窗口， 金属镍淀积（金属镍淀积（5-10nm） 退火退火550, 24小时小时,N2 去除镍、去除镍、LTO高温退火高温退火(900，1小时小时) 高温处理后，高温处理后， MILC多晶硅晶粒的尺寸将显著增大。多晶硅晶粒的尺寸将显著增大。 二次结晶效应二次结晶效应: 由于原

22、始晶粒相同的取向和低的由于原始晶粒相同的取向和低的激活能使大尺寸单晶粒的产生变得容易得多。激活能使大尺寸单晶粒的产生变得容易得多。 改善了材料晶体结构的完整性。改善了材料晶体结构的完整性。 常规常规MILC技术技术+高温退火处理相结合高温退火处理相结合: 晶粒尺寸晶粒尺寸达达10微米以上的单晶粒硅膜，可进行器件制备。微米以上的单晶粒硅膜，可进行器件制备。 MILC directionSi SubstrateBuried oxide LTONickela-Si(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni(f)substratesubstratesubstratesubstrates

23、ubstrate硅片氧化5000 ; 连续淀积SiN(500 ), LTO(2000), a-Si(500）和LTO(2000) ;光刻并刻蚀 淀积2500 a-Si;磷离子注入;淀积4500 LTO ;CMP 然后干法刻蚀去除显露的a-Si BOE去除 LTO MILC :淀积LTO;光刻长条窗口;镍淀积;退火550.去除 LTO,镍;刻蚀形成有源区。底部的LTO显露.substrateSilicon Oxide Nitride新的自对准平面双栅新的自对准平面双栅MOS晶体管工艺集晶体管工艺集成方案提出及工艺过程成方案提出及工艺过程(h)(i)( j )N+N+substrateN+N+N+

24、N+Top-Gate, Bottom GateDrainSourcesubstrateN+N+N+N+substrate(g)substrate(g)N+N+substrate 然后用BOE腐 蚀 掉 显 露LTO。 这样就在沟道膜的上方形成一浅槽，而在下方形成一隧道。这个浅槽和隧道最终将决定顶栅和底栅的几何尺寸，并使它们互相自对准。850下生长栅氧;同时用作MIUC的高温退火. 淀积多晶硅，刻蚀形成栅电极。 用CMP移走位于源漏区上方的Poly-Si，使得上下栅电极的长度完全相同. DSOI(S/D on Insulator)器件结构与制作器件结构与制作Selective Oxygen Im