第二章‘C5000DSP硬件结构

1、第二章：第二章：C5000 DSP硬件结构硬件结构TMS320C54XX硬件结构特点 在这一章中，我们介绍在这一章中，我们介绍：l多总线结构，三组多总线结构，三组16-bit数据总线和一组程序数据总线和一组程序总线总线l 40-bit算术逻辑单元（算术逻辑单元（ALU），），包括一个包括一个40-bit的桶形的桶形l 移位器和两个独立的移位器和两个独立的40-bit累加器累加器l 17x17-bit并行乘法器，连接一个并行乘法器，连接一个40-bit的专用的专用加法器，加法器，l可用来进行非流水单周期乘可用来进行非流水单周期乘/加（加（MAC）运算运算l 比较、选择和存储单元（比较、选择和存储

2、单元（CSSU）用于用于Viterbi运算器的加运算器的加/比较选择比较选择l 指数编码器在一个周期里计算一个指数编码器在一个周期里计算一个40-bit累加累加器值的指数值器值的指数值l 两个地址发生器中有八个辅助寄存器和两个两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元（辅助寄存器算术单元（ARAUS）61IC中国电子在线http:/61IC工程师社区http:/l数据总线具有总线保持特性数据总线具有总线保持特性lC548,549,5402,5410等具有扩展寻址方式，最等具有扩展寻址方式，最大可寻址扩展程序空间为大可寻址扩展程序空间为8Mx16-bitlC54X可访问的存储器空间

3、最大可为可访问的存储器空间最大可为192Kx16-bit（64K程序存储器，程序存储器，64K数据存储器和数据存储器和64KI/O存储器）存储器）l支持单指令循环和块循环支持单指令循环和块循环l 存储块移动指令提供了更好的程序和数据管存储块移动指令提供了更好的程序和数据管理理l 支持支持32-bit长操作数指令，支持两个或三个操长操作数指令，支持两个或三个操作数读指令，支持并行存储和并行装入的算术作数读指令，支持并行存储和并行装入的算术指令，支持条件存储指令及中断快速返回指令指令，支持条件存储指令及中断快速返回指令l 软件可编程等待状态发生器和可编程的存储软件可编程等待状态发生器和可编程的存储

4、单元转换单元转换l连接内部振荡器或外部时钟源的锁相环（连接内部振荡器或外部时钟源的锁相环（PLL）发生器发生器l支持支持8-或或16-bit传送的全双工串口传送的全双工串口l时分多路（时分多路（TDM）串口串口l缓冲串口（缓冲串口（BSP）lMcBSPs串口串口l8/16-bit并行主机接口（并行主机接口（HPI）l一个一个16-bit定时器定时器l外部外部I/O（XIO）关闭控制，禁止外部数关闭控制，禁止外部数据、地址和控制信号据、地址和控制信号l片内基于扫描的仿真逻辑，片内基于扫描的仿真逻辑，JTAG边界扫边界扫描逻辑（描逻辑（IEEE1149.1）l单周期定点指令执行时间单周期定点指令执

5、行时间10-25nsTMS320C542功能框图功能框图TMS320C54x内部硬件框图l程序总线（程序总线（PB）传送从程序存储器来的指令传送从程序存储器来的指令代码和立即数。代码和立即数。l三组数据总线（三组数据总线（CB，DB和和EB）连接各种元器连接各种元器件，如件，如CPU、数据地址产生逻辑、程序地址产数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。生逻辑，片内外设和数据存储器。CB和和DB总总线传送从数据存储器读出的操作数。线传送从数据存储器读出的操作数。EB总线总线传送写入到存储器中的数据。传送写入到存储器中的数据。l四组数据总线（四组数据总线（PAB，CAB，DAB和

6、和EAB）传传送执行指令所需要的地址。送执行指令所需要的地址。 l C54x通过使用两个辅助寄存器算术单元（通过使用两个辅助寄存器算术单元（ARAU0和和ARAU1），），每周期能产生两个数据存储器地址。每周期能产生两个数据存储器地址。lPB总线能把存储在程序空间的数据操作数（如系数表）总线能把存储在程序空间的数据操作数（如系数表）传送到乘法器和加法器中进行乘传送到乘法器和加法器中进行乘/累加运算，或者在数累加运算，或者在数据移动指令（据移动指令（MVPD和和READA）中传送到数据空间。中传送到数据空间。这种能力再加上双操作数读的特性，支持单周期这种能力再加上双操作数读的特性，支持单周期3操

7、作操作数指令的执行，如数指令的执行，如FIRS指令。指令。lC54x还有一组寻址片内外设的片内双向总线，通过还有一组寻址片内外设的片内双向总线，通过CPU接口中的总线交换器与接口中的总线交换器与DB和和EB 相连接。对这组相连接。对这组总线的访问，需要两个或更多的机器周期来进行读和总线的访问，需要两个或更多的机器周期来进行读和写，具体所需周期数由片内外设的结构决定。写，具体所需周期数由片内外设的结构决定。C54x/LC54x使用使用40-bit的算术逻辑单元（的算术逻辑单元（ALU）和两个和两个40-bit的累加器（的累加器（ACCA和和ACCB）来完成二进制补码的来完成二进制补码的算术运算。

8、同时算术运算。同时ALU也能完成布尔运算。也能完成布尔运算。ALU可使用以可使用以下输入：下输入： 16-bit的立数的立数 从数据存储器读出的从数据存储器读出的 16-bit字字 暂存器暂存器T中的中的16-bit值值 从数据存储器读出的两个从数据存储器读出的两个16-bit字字 从数据存储器读出的一个从数据存储器读出的一个32-bit字字 从其中一个累加器输出的从其中一个累加器输出的40-bit值值 ALU能起两个能起两个16-bitALUs的作用，且在状态寄存器的作用，且在状态寄存器ST1中中的的C16位置位置1时，可同时完成两个时，可同时完成两个16-bit运算运算l累加器累加器ACC

9、A和和ACCB存放从存放从ALU或乘或乘法器法器/加法器单元输出的数据，累加器也加法器单元输出的数据，累加器也能输出到能输出到ALU或乘法器或乘法器/加法器中。加法器中。ALU框图：框图：lC54x的桶形移位器有一个与累加器或的桶形移位器有一个与累加器或数据存储器（数据存储器（CB，DB）相连接的相连接的40-bit输入，和一个与输入，和一个与ALU或数据存储器（或数据存储器（EB）相连接的相连接的40-bit输出。桶形移位器能把输输出。桶形移位器能把输入的数据进行入的数据进行0到到31bits的左移和的左移和0到到16bits的右移。所移的位数由的右移。所移的位数由ST1中的移中的移位数域（

10、位数域（ASM）或被指定作为移位数寄或被指定作为移位数寄存器的暂存器（存器的暂存器（TREG）决定决定。l乘法器乘法器/加法器与一个加法器与一个40-bit的累加器在一个单指令周期的累加器在一个单指令周期里完成里完成17x17-bit的二进制补码运算。乘法器的二进制补码运算。乘法器/加法器单元加法器单元由以下部分组成：乘法器，加法器，带符号由以下部分组成：乘法器，加法器，带符号/无符号输入无符号输入控制，小数控制，零检测器，舍入器（二进制补码），控制，小数控制，零检测器，舍入器（二进制补码），溢出溢出/饱和逻辑和暂存器（饱和逻辑和暂存器（TREG）。）。l乘法器有两个输入：一个是从乘法器有两个

11、输入：一个是从TREG，数据存储器操作数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择。据存储器，一个累加器或立即数中选择。l另外，乘法器和另外，乘法器和ALU在一个指令周期里共同执行乘在一个指令周期里共同执行乘/累加累加（MAC）运算且并行运算且并行ALU运算。这个功能可用来确定运算。这个功能可用来确定欧几里德距离，以及完成复杂的欧几里德距离，以及完成复杂的DSP算法所需要的算法所需要的LMS滤波滤波 比 较 、 选 择 和 存 储 单 元比 较 、 选 择 和 存 储 单 元（CSSU）完成累加

12、器的高完成累加器的高位字和低位字之间的最大值位字和低位字之间的最大值比较，即选择累加器中较大比较，即选择累加器中较大的字并存储在数据存储器中，的字并存储在数据存储器中，不改变状态寄存器不改变状态寄存器ST0中的中的测试测试/控制位和传送寄存器控制位和传送寄存器（ T R N ） 的 值 。 同 时 ，的 值 。 同 时 ，CSSU利用优化的片内硬件利用优化的片内硬件促进促进Viterbi型蝶形运算。型蝶形运算。比较，选择和存储单元（比较，选择和存储单元（CSSUCSSU） 指数编码器用于支持单周期指令指数编码器用于支持单周期指令EXP的专用硬件。在的专用硬件。在EXP指令中，指令中，累加器中的

13、指数值能以二进制补码累加器中的指数值能以二进制补码的形式存储在的形式存储在T寄存器中，范围为寄存器中，范围为bit-8至至31。指数值定义为前面的冗。指数值定义为前面的冗余位数减余位数减8的差值，即累加器中为的差值，即累加器中为消除非有效符号位所需移动的位数消除非有效符号位所需移动的位数。当累加器中的值超过了。当累加器中的值超过了32bits，该操作将产生负值。该操作将产生负值。指数编码器指数编码器lC54x有三个状态和控制寄存器，它们分别为：有三个状态和控制寄存器，它们分别为：状态寄存器状态寄存器ST0，状态寄存器状态寄存器ST1和处理器方和处理器方式状态寄存器式状态寄存器PMST。ST0和

14、和ST1包括了各种条包括了各种条件和方式的状态，件和方式的状态，PMST包括了存储器配置状包括了存储器配置状态和控制信息。态和控制信息。 lST0lST1lPMSTlC54x存储器由三个独立的可选择空间存储器由三个独立的可选择空间组成：程序，数据和组成：程序，数据和I/O空间。所有空间。所有的的C54x芯片都包括随机访问存储器芯片都包括随机访问存储器（RAM）和只读存储器（和只读存储器（ROM）。）。RAM又分两种：双访问又分两种：双访问RAM（DARAM）和单访问和单访问RAM（SARAM）。）。分页管理数据存储器分页管理数据存储器 两个通用两个通用I/O引脚，引脚，/BIO和和XF。 软件

15、可编程等待软件可编程等待 状态发生器。状态发生器。 可编程块切换逻辑。可编程块切换逻辑。 主机接口（主机接口（HPIHPI）： 8/16 bit 8/16 bit 硬件定时器。硬件定时器。 时钟发生器。时钟发生器。 串口：（同步、缓冲和时分多路（TDM），McBSP）。 外部总线接口。外部总线接口。 IEEE 1149.1IEEE 1149.1标准扫标准扫 描逻辑。描逻辑。片内外设：片内外设：C541的存储的存储MAP表表l使用使用XPC寄存器保存页地址（寄存器保存页地址（A16以上以上)l64K页内的页内的PC寄存器保存地址寄存器保存地址l除非修改除非修改XPC，否则都是访问当前页否则都是访问当前页l以下指令可以修改以下指令可以修改XPC：fb,fbacc,fcall,fcala,fret,fretel利用利用READA，WRITA可以读写程序空可以读写程序空间间装入程序代码装入程序代码-BOOTLOADERBOOTLOADER是一段芯片出厂时固化在是一段芯片出厂时固化在ROM中的程序中的程序代码，其主要功能是将用户的程序代码从外部装入到片代码，其主要功能是将用户的程序代码从外部装入到片内内RAM或扩展的或扩展的RAM中，以便高速运