第8章TMS320C54x系列DSP的体系结构

1、第第8章章 TMS320C54x系列系列 DSP的体系结构的体系结构TI DSP简介简介TI公司五代产品：公司五代产品：n16位定点位定点DSP处理器，源代码向上兼容处理器，源代码向上兼容 TMS320C1x TMS320C2x TMS320C5xn32位浮点位浮点DSP处理器，源代码向上兼容处理器，源代码向上兼容 TMS320C3x TMS320C4x定点系列和浮点系列的源代码不兼容！定点系列和浮点系列的源代码不兼容！TI DSP的发展主流的发展主流n采用采用4位数表示的产品型号位数表示的产品型号 TMS320C2xxx TMS320C5xxx TMS320C6xxxn以前产品的升级产品归入

2、新的系列以前产品的升级产品归入新的系列n多多DSP核产品：核产品：TMS320C8xnSoC产品产品OMAP平台平台nOMAP: Open Multimedia Application Platformn代表器件：代表器件：OMAP5910（C55+ARM9） OMAP3530（C64+ARM9）Davinci平台平台完整的数字媒体开发平台完整的数字媒体开发平台nTMS320DM6446：网络化数字视频编解网络化数字视频编解码应用码应用（ARM926+C64x+视频处理子系视频处理子系统）统）nTMS320DM6443：网络化数字视频解码网络化数字视频解码应用应用C54x DSP主要特征主要特

3、征n改进的哈佛结构；改进的哈佛结构；n多级流水线技术；多级流水线技术；n专用的硬件乘法器；专用的硬件乘法器；n专用的汇编指令专用的汇编指令改进的哈佛结构改进的哈佛结构n哈佛结构：是指处理器具有独立的程序哈佛结构：是指处理器具有独立的程序和数据总线，独立的程序和数据空间。和数据总线，独立的程序和数据空间。n处理器可以同时对数据和程序空间进行处理器可以同时对数据和程序空间进行并行访问，处理速度快。并行访问，处理速度快。n缺点：外部引脚太多，成品率低。缺点：外部引脚太多，成品率低。n改进的哈佛结构：改进的哈佛结构：DSP芯片内部采用哈芯片内部采用哈佛结构，外部总线合并为一组。佛结构，外部总线合并为一

4、组。哈佛结构哈佛结构改进的哈佛结构改进的哈佛结构多级流水线技术多级流水线技术n多级流水线技术可以使得多级流水线技术可以使得DSP能在一个能在一个机器周期内同时对多条指令进行处理。机器周期内同时对多条指令进行处理。n并行处理的重要手段，加快运行速度。并行处理的重要手段，加快运行速度。专用的硬件乘法器专用的硬件乘法器n支持单周期的乘法或乘支持单周期的乘法或乘/加法，大大加快加法，大大加快了运算速度；了运算速度；n产品不同，完成的乘法运算不同。产品不同，完成的乘法运算不同。 定点定点DSP：16*16-bit， 浮点浮点DSP：24*32-bit，32*40-bit专用的汇编指令专用的汇编指令n与硬

5、件系统相对应；与硬件系统相对应；n复杂功能用一条单周期指令完成；复杂功能用一条单周期指令完成；n指令周期短指令周期短 一代：一代：160-280ns 二代：二代： 80-200ns 三代：三代：60ns 四代：四代：40-50ns 五代：五代：10-35ns TMS320DM642: 1.39-2ns8.1 TMS320C54x的体系结构的体系结构n是定点是定点DSP；n结构优化；结构优化；n指令功能强；指令功能强；n应用于电信方面，有优越的性能。应用于电信方面，有优越的性能。C54x的芯片内部包括：的芯片内部包括：n中央处理单元（中央处理单元（CPU或或DSP核核）n片内存储器片内存储器n串

6、行口串行口n主机接口主机接口n其他在片外设其他在片外设n内部总线内部总线 ROM CPU DSP 核 RAM 串行接口 主机接口 其他在片外设 时钟 C54x芯片芯片nCPU都是相同的；都是相同的；n都有都有RAM和和ROM；n不同之处在于：不同之处在于：片内存储器容量大小、片内存储器容量大小、拥有何种在片外设、供电电压、速度及拥有何种在片外设、供电电压、速度及封装等封装等 。8.1.1 总线结构总线结构C54x结构主要是围绕八条结构主要是围绕八条16-bit的总线而的总线而建立的。建立的。n程序总线程序总线PBPB：传送从程序存储器取得的指令码：传送从程序存储器取得的指令码和立即数。和立即数

7、。n三三条数据总线条数据总线CBCB、DBDB和和EBEB：连接各个组成部分。：连接各个组成部分。n四条地址总线四条地址总线PABPAB、CABCAB、DABDAB和和EABEAB：传送指令传送指令执行所需要的地址。执行所需要的地址。 PC,IPTR,RC, BRC,RSA,REA ARAU0, ARAU1 AR0-AR7 ARP,BK,DP,SP EXP 编码器 MUX T A(40) B(40) 乘法器(1717) 分数 MUX 桶形移位器 MSW/LSW 选择 MUX ALU(40) MUX 加法器(40) MUX ZERO SAT ROUND COMP TRN TC MUX 说明: A

8、:累加器 A B:累加器 B C:CB 数据总线 D:DB 数据总线 E:EB 数据总线 M:MAC 单元 P:PB 数据总线 S:桶形移位器 T:T 寄存器 U:ALU 系统控制 接口 程序地址产生 逻辑(PAGEN) 数据地址产生 逻辑(PAGEN) PAB PB CAB CB DAB DB EAB EB 存储器和 外部接口 外设接口 B A X D T D A A P C D A B 0 A M U B A T B C D S B A C D A B S E Sign ctr Sign ctr Sign ctr Sign ctr Sign ctr 不同访问使用总线的情况不同访问使用总线的

9、情况8.1.2 中央处理单元（中央处理单元（CPU）n40-bit算术逻辑单元（算术逻辑单元（ALU）n两个两个40-bit累加器累加器n桶形移位器桶形移位器n17 17-bit乘法器乘法器n40-bit加法器加法器n比较、选择和存储单元（比较、选择和存储单元（CSSU）n指数编码器指数编码器n数据地址产生单元数据地址产生单元n程序地址产生单元程序地址产生单元 一、算术逻辑单元（一、算术逻辑单元（ALU）n40-bit40-bit的算术逻辑单元（的算术逻辑单元（ALUALU），可进行单周），可进行单周期的算术逻辑运算。期的算术逻辑运算。n可当作两个可当作两个16-bit16-bit的的ALUA

10、LU来使用，在单周期内来使用，在单周期内可同时完成两个可同时完成两个16-bit16-bit的操作的操作。n它的输入端有它的输入端有多多种数据来源种数据来源。 算术逻辑单元（算术逻辑单元（ALU）乘法器输出移位寄存器输出图例:A 累加器A B 累加器BC CB数据总线D DB数据总线M MAC(乘法器)单元S 桶形移存器T T寄存器 U ALU图3-2 ALU的功能框图二、累加器二、累加器n保护位（保护位（AGAG和和BGBG）作为运算时的头区）作为运算时的头区（HeadmarginHeadmargin），用于防止诸如自相关运算时），用于防止诸如自相关运算时产生的溢出。产生的溢出。nAGAG、

11、BGBG、AHAH、BHBH、ALAL、BLBL是存储器映射的寄存是存储器映射的寄存器。器。nA A可以作为乘法器的一个输入。可以作为乘法器的一个输入。 AG(BG) AH(BH) AL(BL) 保护位 高位字 低位字 31-16 15-0 39-32 三、桶形移位寄存器三、桶形移位寄存器n40-bit40-bit桶形移位器的作用是对一些操作进行标桶形移位器的作用是对一些操作进行标定和标准化。定和标准化。n可以进行可以进行0 0 3131位的左移和位的左移和0 0 1616位的右移。位的右移。n它的输入数据有它的输入数据有多多个来源个来源。 桶形移位寄存器桶形移位寄存器指令寄存器:从-16至1

12、5或从0至15ASM(4-0):从-16至15T:从-16至31图例:A 累加器AB 累加器BC CB数据总线D DB数据总线T T寄存器图3-4 桶形移位寄存器功能图四、乘四、乘/累加单元累加单元n包括一个包括一个17bit17bit 17bit17bit的乘法器和一个的乘法器和一个40-bit40-bit的专用加法器。的专用加法器。n在一个流水线周期内可完成乘在一个流水线周期内可完成乘/ /累加操作。累加操作。n可以进行有符号数乘有符号数、无符号数乘无可以进行有符号数乘有符号数、无符号数乘无符号数、有符号数乘无符号数的运算。符号数、有符号数乘无符号数的运算。 n进行符号位扩展。进行符号位扩

13、展。 乘乘/累加单元累加单元来自累加器A来自累加器B至累加器A/B图例:A 累加器A B 累加器BC CB数据总线D DB数据总线P PB程序总线T T寄存器图3-5 乘法/累加单元功能框图五、五、比较、选择和存储单元（比较、选择和存储单元（CSSUCSSU）n加速了加速了ViterbiViterbi解码运算，特别适用于数字通解码运算，特别适用于数字通信领域。信领域。来自桶形移存器来自累加器A来自累加器B图3-6 CSSU硬件框图nViterbi算法中的加法功能由算法中的加法功能由ALU完成完成，ALU分分为两个为两个16-bit的加法器，结果送的加法器，结果送A或或B。六、六、指数编码器指数

14、编码器 n指数编码器是支持单周期指数编码器是支持单周期EXPEXP指令的专用硬件指令的专用硬件电路电路；nEXPEXP指令和指令和NORMNORM指令利用指数编码器对累加器指令利用指数编码器对累加器中的内容进行标准化。中的内容进行标准化。 EXP 编码器BA来自累加器A来自累加器B到T寄存器6图3-7 指数编码器硬件框图 ROM CPU 或或 DSP 核核 RAM 串行接口串行接口 主机接口主机接口 其他其他在片在片外设外设 时钟时钟 8.1.3 内部存储器内部存储器n所有的所有的C54x器件都包含片内的器件都包含片内的RAM和和ROM。RAM又分为：又分为： 双重访问双重访问RAM（DARA

15、M） 单次访问单次访问RAM（SARAM） n2626个个CPU寄存器、外设寄存器映射到数据空间。寄存器、外设寄存器映射到数据空间。 一、一、 片内片内ROMn片内片内ROM可以作为程序存储器，在某些情况下，可以作为程序存储器，在某些情况下，也可以作为数据存储器。也可以作为数据存储器。n包含一个引导程序。包含一个引导程序。n可以做成用户定制可以做成用户定制ROM。二、二、 片内片内RAMn片内片内DARAM ：分块组织，分块组织， CPU可以在一个机可以在一个机器周期内对同一器周期内对同一DARAM块进行读和写。块进行读和写。n片内片内SARAM：分块组织，分块组织，每一块在单机器周期每一块在

16、单机器周期内只能进行一次读或写访问。内只能进行一次读或写访问。 n一般总是作为数据存储器，主要是用来存储数据。一般总是作为数据存储器，主要是用来存储数据。也可以作为程序存储器，用来存储程序编码。也可以作为程序存储器，用来存储程序编码。 三、三、 存储器映射寄存器存储器映射寄存器nCPU寄存器：一共寄存器：一共2626个，访问时不需要等待状态。个，访问时不需要等待状态。n外设寄存器：它们是外设电路中控制和数据寄存外设寄存器：它们是外设电路中控制和数据寄存器。器。n便笺式便笺式RAM块（高速暂存器）：包括块（高速暂存器）：包括3232字的字的DARAM，用于各种高速暂存以避免一个大的，用于各种高速

17、暂存以避免一个大的RAM块被分割开。块被分割开。 例如：例如：CPU发送地址发送地址0008H访问数据空间，访问数据空间，它访问的是累加器它访问的是累加器A的的低位字寄存器低位字寄存器AL，而，而不是内部或外部的某不是内部或外部的某一个存储器单元。一个存储器单元。007FH007FH8.1.4 在片外设在片外设n通用通用I/O引脚（输入引脚（输入BIO和输出和输出XF）n软件可编程等待状态产生器软件可编程等待状态产生器n可编程块开关模块可编程块开关模块n定时器定时器n时钟产生器时钟产生器n主机接口（主机接口（HPI）n串行口串行口六、主机接口（六、主机接口（HPI）n主机接口（主机接口（HPI

18、）是一个）是一个8-bit的并行口的并行口( (C5402) )，可以用来与一个主机进行连接。可以用来与一个主机进行连接。n通过通过HPI接口，接口，C54x和外接主机之间可以交换信和外接主机之间可以交换信息。息。n不同的不同的C54x器件有不同类型的器件有不同类型的HPI接口。接口。C54xHPI的两种操作模式的两种操作模式n共享访问模式（共享访问模式（SAM）：）：C54x和主机都可访问和主机都可访问HPI存储器。在存储器。在C54x和主机访问周期发生冲突和主机访问周期发生冲突的情况下（两个访问同时读或写），主机有优的情况下（两个访问同时读或写），主机有优先权，先权，C54x等一个周期。等

19、一个周期。n主机独享模式（主机独享模式（HOM）：只有主机可以访问）：只有主机可以访问HPI存储器，存储器，C54x处于复位状态或休眠状态，处于复位状态或休眠状态，其内部和外部时钟全部停止。其内部和外部时钟全部停止。 8.1.5 串行口串行口nC54x器件有四种类型的串口：器件有四种类型的串口： 标准型串口标准型串口（SP） 缓冲串口（缓冲串口（BSP） 时分复用串口时分复用串口 （TDM） 多通道缓冲串口（多通道缓冲串口（McBSP） 1. 标准串口（标准串口（SP） DRR(16) DXR(16) 装载控 制逻辑 装载控 制逻辑 RSR(16) 字节/字 计数器 XSR(16) 字节/字

20、计数器 16 16 16 16 (装入) (装入) 根据 DXR-XSR 传送 产生的 XINT 根据 RSR-DRR 传送 产生的 RINT (清除) (清除) (时钟) (时钟) DR DX FSR FSX CLKR CLKX 数据总线 标准标准模式模式标准串口传送数据的方式有：标准串口传送数据的方式有：n突发模式：突发模式：传输的数据帧与帧之间存在一些间传输的数据帧与帧之间存在一些间隙，即串口上的数据不是连续不断地传输的。隙，即串口上的数据不是连续不断地传输的。 n连续模式：连续模式：初始化脉冲以后，数据帧就以最大初始化脉冲以后，数据帧就以最大速率进行传输，不再需要后续的速率进行传输，不

21、再需要后续的FSXFSX或或FSRFSR信号。信号。 （1）突发模式）突发模式（2）连续模式）连续模式二、二、 缓冲串口（缓冲串口（BSP）n缓冲串口是增强型的标准串口；缓冲串口是增强型的标准串口；n由一个全双工、双缓冲串行口和一个自动由一个全双工、双缓冲串行口和一个自动缓冲单元（缓冲单元（ABU）组成；）组成；n其中的串行口与其中的串行口与C54x的标准型串口功能相的标准型串口功能相同同。BSP有两种工作模式有两种工作模式n标准模式：标准模式：与与C54x标准串口的工作方式标准串口的工作方式基本基本一样，一样，ABU是透明的。是透明的。 n自动缓冲模式：自动缓冲模式：BSP自动使用自动使用A

22、BU内嵌内嵌式地址产生器进行串口与式地址产生器进行串口与C54x内部存储内部存储器之间直接的数据传输。器之间直接的数据传输。 自动缓冲单元是透明的标准标准模式模式自动缓自动缓冲模式冲模式三、三、 时分复用串口（时分复用串口（TDM）n时分复用是将一个时间间隔划分为许多更时分复用是将一个时间间隔划分为许多更小的时间间隔（称为时隙）；小的时间间隔（称为时隙）；n每一个小间隔就代表了一个通信的通道每一个小间隔就代表了一个通信的通道。TDM串口的两种工作模式串口的两种工作模式 n独立模式：独立模式：串口的操作与标准串口类似串口的操作与标准串口类似。n多处理模式：可以将多个多处理模式：可以将多个DSP器

23、件连接形成多器件连接形成多处理机系统。处理机系统。 使用了使用了8 8个个TDM通道，哪一个器件发送、哪一通道，哪一个器件发送、哪一个或哪些器件从哪个信道接收都可以独立说明个或哪些器件从哪个信道接收都可以独立说明。一个一个C54x器件最多可与七个其他器件串行通信器件最多可与七个其他器件串行通信。 器件 0 器件 1 器件 7 (a) C54x DSP TDX TDR TFSX TFSR TCLKR TCLKX (b) TDAT TFRM TADD TCLK TFRM TADD TCLK TDAT 数据数据地址地址时钟时钟帧脉冲帧脉冲多处理模式的工作过程多处理模式的工作过程 在一个特定的时隙里只

24、有一个器件可以驱动在一个特定的时隙里只有一个器件可以驱动数据和地址线（数据和地址线（TDAT和和TADD），其他器件（包），其他器件（包括时钟驱动器件）都要对括时钟驱动器件）都要对TDAT和和TADD线采样以线采样以确定是否当前发送的有效数据要读取。如果一个确定是否当前发送的有效数据要读取。如果一个器件识别到一个它应该响应的地址，那么该器件器件识别到一个它应该响应的地址，那么该器件就进行一个有效的就进行一个有效的TDM读操作，数值从接收移位读操作，数值从接收移位寄 存 器 （寄 存 器 （ T R S R ） 传 送 到 数 据 接 收 寄 存 器） 传 送 到 数 据 接 收 寄 存 器（T

25、RCV）。当）。当TRCV有了一个有效的接收数据并有了一个有效的接收数据并且可以读取时，就产生接收中断（且可以读取时，就产生接收中断（TRINT）。）。四、四、 多通道缓冲串口（多通道缓冲串口（McBSP）主要特征：主要特征：n双工通信；双工通信；n双缓冲发送寄存器，三缓冲接收寄存器；允许连续数双缓冲发送寄存器，三缓冲接收寄存器；允许连续数据传送；据传送；n独立的接收和发送帧同步和时钟信号；独立的接收和发送帧同步和时钟信号；n直接与工业标准的编解码器、串行直接与工业标准的编解码器、串行A/D、D/A接口；接口；n可产生外部移位时钟或内部可编程的移位时钟；可产生外部移位时钟或内部可编程的移位时钟；n多达多达128个信道的接收和发送；个信道的接收和发送；n传送的数据字长度可为传送的数据字长度可为8、12、16、20、24、32bit；8.2 TMS320C54x的存储空间组织形式的存储空间组织形式nC54x的存储空间：的存储空间： 程序空间程序空间 数据空间数据空间 I/O空间空间nC54x的存储器资源的存储器资源 片内片内RAM、ROM 片外片外RAM 存储器映射寄存器存储器映射寄存器 I/O口口存储器映射规律存储器映射规律n片内片内RAM一般映射到数据空间，但也可以映射到一般映射到数据空间，但也可以映射到程序空间。程序空间。nROM一般映射到程序空间，也可部分映射