数电习题及答案

1、、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和 存储电路（触发器）两部分组成。二、 描述同步时序电路有三组方程，分别是驱动方程、状态方程 和输出方程。三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和 异步时序逻辑电路两大类。四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。FF.Jo=K=1Q0 =Q0解：驱动方程： 状态方程： I _ _输出方程：Y-Q.Q。J1 =Ki 二Q。Q1nQ1Qo QQ。状态图：功能：同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。解：采用3个D触发器，用状态0

2、00到100构成五进制计数器。（i）状态转换图i(2)状态真值表状态转现态次态进位输出换顺序Q2QiQ0Q；+ Q? +Q严YSo0000010Si001010090100110S30111000S10000013#(4)驱动方程(5)逻辑图(略)题7.1分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方 程，画出状态转换图，并说明时序电路是否具有自启动性。y进位轮出#解：触发器的驱动方程I J? = QQ0K2 触发器的状态方程Q；1二 Q?Qo-QiQoQiQo=Q 2Q1Q0输出方程 丫二Q2状态转换图如图 A7.1所示#所以该电路的功能是：能自启动的五进制加

3、法计数器。题7.3试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，并检查电路能否自启动。Ko =1解：驱动方程Jo = X 兀 QiJi 二 X 二 QoK1 =1输出方程状态方程Z = （X 二 Q“）Q。Q/ 1 = J0Q0 K0Q0 = （X 二 Q1 ）Q0 Qin 1 = JiQ KQi =（X 二 Qo） Q状态转换图如图A7.3所示功能：所以该电路是一个可控的题7.5分析图P7.5时序电路的功能, 的状态转换图，并检查电路能否自启动。3进制计数器。写出电路的驱动方程、状态方程和输出方程，画出电路解：输出方程 Y, =SQQ0,

4、-Q2QQ0Jo = Ko = 1I 驱动方程 J, =SQ2Q0K, =Q0! J2 =Q,Q0K2 二 SQ,Q0求状态方程Q； 1 =QI n ,Qi 二 SQiQ。Q2QQ QiQ。n ,Q2 二SQQ, Q2QiQ Q2Q0得电路的状态转换表如表A7.5所示表 A7.5输入现态次态输出SQnQinQ0Q；出YiY2000000i00000i0i00000i00ii0000iii00000i00i0i000i0iii0000ii0iii000iii0000ii00000i00i00i0i000i0i00ii00i0iii0000ii00i0i00ii0i00000iii0iii00ii

5、ii000ii画出电路的状态转换图如图 A7.5所示1/10Q：QgSAiY111000001010 Oil 100101 0700110 211!1/00|I1105701图 A7.5逻辑功能：这是一个有两个循环的电路，S = 0时实现八进制计数、 y2为进位输出，S =1时实现六进制计数、 y为进位输出。当s=i时存在2个无效态iio、iii，但未形成循环，电路能自启 动。题7.6试用JK触发器和门电路设计一个同步六进制加法计数器。解：采用3个JK触发器，用状态000到i0i构成六进制计数器，设电路的输出为Y。根据题意可列电路状态转换表如表A7.6 所示状态转现态次态进位输出换顺序Q2Qi

6、 Q0Q广Qi；+q广YS00 0 000 i0s00 i0 i 0090100110011100010010101010001Y的值,由状态表求得电路的次态和输出的卡诺图如图A7.6 (a)所示，其中斜线下方是输出端状态101、110、111作无效态处理，用X表示。001.0(JIQOio(yo011/01010000/1XX0111107#由卡诺图得电路的状态方程和输出方程q：1 gn1 -Qt Q2QQ QQ- -Q2Q2QiQ0 q2q0Y =Q2QtQ0由状态方程可得电路的驱动方程J0 - 1 丄= Q2Q0J2 = QiQ0K0 =1Ki 二 Q0K2 二 Q0最后设计电路逻辑图如

7、图A7.6(b)#题7.7用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。A7.7解：用4个下降沿D触发器设计，设电路的进位输出为Y，可列电路的状态转换表如表表 A7.7CP的触发器的状态输出顺序Q Q2 Q1 QoY00 0 0 0010 0 0 1020 0 1 0030 0 1 1040 1 0 0050 1 0 1060 1 1 0070 1 1 1081 0 0 0091 0 0 10101 0 1 01110 0 0 00驱动方程D3 =Q3Qt +Q2QQ0D2 =Q2Qt +Q2Q0 +Q2QQ0Di =QQ +Q3QQ(Do =QiQo +Q3Q0输出方

8、程Y =030,电路图略题7.8试用JK触发器设计一个可控型计数器，其状态转换图如图P7.8所示，A = 0，实现8421码六进制计数；A = 1，实现循环码六进制计数，并检验电路能否自启动。解：本例所设计的计数器有一控制变量存在，设计时将控制变量作为一个逻辑变量画入电路的次态卡诺图中。设电路的进位输出为Y，根据题意可画出次态卡诺图如图A7.8所示0011001001 ao】0000110loro000/1XXX001/1101.01 ?oX01 I/O01001100Ul11id(K)图中上面两行为 M = 0时的状态及次态的内容，下面两行为M =1的状态及次态的内容。电路作8421码六进制

9、加法计数器时，110和111为无效状态视为无关项，电路作循环码路进制计数器时， 000和100为无效态视为无关项。电路的驱动方程和输出方程（设计时需用3个JK触发器）IJ0 = AQ2jJ1 =Q2QJ? = AQ|Q AQK0 二 AQ2 MQ1K AQ2Q0K2 NQ丫 = Q2Q1Q0逻辑图略题7.12四相八拍步进电机脉冲分配电路的状态转换图如图P7.12所示。试用JK触发器和部分门电路实现之，画出相应的逻辑电路图。9#解：用触发器Q3、Q2、Q_!、Q0的状态来表示步进电机四相的状态，根据题意可求得四相八拍脉冲分配电路的驱动方程为J3 = Q2 Q1K3 = Q2Jo -Q3 Q2J1

10、 = Q3Q2工2 = Q3Q0K0 - Q3J K - Q0J K - Q1逻辑电路图略1 半导体存储器从存、取功能上可以分为只读存储器和随机存取存储器两大类。5 半导体存储器中，ROM属于组合逻辑电路，而 RAM可归属于时序逻辑电路。习题题11.1假设存储器的容量为 256 x 8位，则地址代码应取几位。解：&一、 可以用来暂时存放数据的器件叫寄存器 。二、移位寄存器除 寄存数据功能外，还有 移位功能。三、 某寄存器由 D触发器构成，有4位代码要存储，此寄存器必须由 个触发器构成。四、一个四位二进制加法计数器，由0000状态开始，问经过 18个输入脉冲后，此计数器的状态为 0010。五、n

11、级环形计数器的计数长度是 _ n _ ,n级扭环形计数器的计数长度是 _ 2n六、集成计数器的模值是固定的，但可以用清零 法和 置数法来改变它们的模值。七、 通过级联方式，把两片 4位二进制计数器 74161连接成为8位二进制计数器后，其最大模 值是256 ;将3片4位十进制计数器 74160连接成12位十进制计数器后，其最大模值是 4096。八、设计模值为 38的计数器至少需要_6个触发器题8.3分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。十六进制计数器74161的功能表如表8.2.2所示。解：采用同步预置数法，LD =Q3Q1。计数器起始状态为 0011,结束

12、状态为1010，所以该计数器为八进制加法计数器。状态转换图略。题8.4分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。十进制计数器74160的功能表如表8.2.6所示。11解：该计数器采用异步清零法，Rd =Q3Q 。计数器起始状态为 0000,结束状态为1000 （状态1001只是维持瞬间），所以该计数器为九进制加 法计数器。题8.5试用十六进制计数器74161设计十三进制计数器，标出输入、输出端。可以附加必要的门电路。74161的功能表如表8.2.2所示。解:1 一EPa q q：QiC1 HI74LS16ILD计戏算冲卩_q a paRDT 0#题8.6分析

13、图P8.6的计数器在 M =1和M =0时各为几进制计数器，并画出相应的状态转换图。74161的功能表如表8.2.2所示。解：该计数器采用同步预置数法，LD二Q3Q2。所以M -0时：起始状态为0010,结束状态为1100,所以该计数器为十一进制加法计数器。M =1时：起始状态为0100,结束状态为1100,所以该计数器为九进制加法计数器。 状态图略。题8.7分析图P8.7的计数器在 M =1和M =0时各为几进制，并画出相应的状态转换图。#1374161的功能表如表 822所示。计数貳沖#解：该计数器采用同步预置数法。LD =MQ2QiQ0 - MQ3QiM -0时：起始状态为0000,结束

14、状态为1010 ,所以该计数器为十一进制加法计数器。M =1时：起始状态为0000,结束状态为0111，所以该计数器为八进制加法计数器。状态图略。题8.8设计一个可控进制的计数器，当输入控制变量A = 1时为13进制计数器，A = 0时为7进制计数器。标出计数器的输入端和进位输出端。解：电路采用同步预置数法。LD二AQ3Q2 - MQ2Q1电路逻辑图如图 A8.8所示计敌脉冲cr题8.11试分析图P8.11计数器电路的分频比 （即Y和CP的频率比）。74LS1610的功能表如表8.2.2所示。解：两片计数器接成并行进位方式，其中第1片74160计数，起始状态为 0000,结束状态为1001，为

15、十进制计数器。第2片74160计数，起始状态为 0110,结束状态为1001，为四进制计数器。所以该计数电路的分频比 = 1fcp40题8.12试用同步4位二进制计数器74LS161芯片和必要的门电路来组成一个125进制加法计数器。要求标出计数器的输入端和进位输出端；画出逻辑连接图。解：计数的起始状态为00000000，结束状态为01111101，电路逻辑图如图 A8.12所示题8.13设计一个序列信号发生器电路，使之在一系列CP信号作用下能周期性地输出“11010010111 ”的序列信号。解：根据题意电路可由计数器+组合输出电路两部分组成。第一步：设计计数器序列长度S=d1，设计一个模11

16、计数器，选用74LS161，设定有效状态为 Q3Q2QQ0=01011111。第二步：设计组合电路设序列输出信号为L,则计数器的输出Q3Q2QQ0和序列L之间的关系如表A8.13所示。Q3Q?Q1Q0L0000X0001X0010X0011X0100X0101101101011101000110010101001011111000110111110111111化简得组合逻辑电路表达式为：l=q2Q1Q0 q2q1q0 q3qq0 q2qQ0最后电路图如图 A8.13所示（其中组合部分略）组合电路RDET 74161 LD 些-CP D Q D、D 妙】 1 I题8.14图P8.14是由同步十进

17、制计数器74160和3线-8线译码器74LS138组成的电路。分析电路功能，画出74160的状态转换图和电路输出YiLICP的波形图。TdCPCPQo Qi Q Q374LS160% 口 D3 6 Rds,74LS138_蜀|耳 A2ALAO15#解：74160接成八进制计数器，计数状态从0000到0111,电路输出波形如图 A8.14所示17CPY1Y2Y3Y4y5Y6Y7题 8.15试设计一个具有控制端 M的序列信号发生电路。 当M分别为0和1时，在时钟CP作用下，电路输出端 丫能分别周期性地输出1001 1010和0011 0101的序列信号。用74LS161芯片和门电路实现。解：第一步

18、：设计计数器序列长度S =8，则只用74LS161的Q2QQ00从000到111状态即可。第二步：设计组合电路根据题意，计数器的输出Q2QQ0，控制端M和序列Y之间的关系如表 A8.15所示。表 A8.1500000000111111110000111100001111001100110011001101010101010101011001101000110101化简得组合逻辑电路表达式为：Ymq2q0 mq2q1 mq2q0 q2qq0#电路图略一、单项选择题1组合逻辑电路通常由 组和而成。(a)记忆元件(b)门电路(c)计数器 (d)以上均正确答案(b)2 .能实现算术加法运算的电路是 。

19、(a)与门(b)或门(c)异或门 (d)全加器答案(d)注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的 是算术运算3. N位二进制译码器的输出端共有 个。(a) 2n 个(b) 2n 个(c) 16 个 (d) 12 个答案(b)4. 3线-8线译码器74LS138，若使输出 乂=0,则对应的输入端 AAA)应为.(a) 001(b) 100(c) 101(d) 110答案(c)5 .要使3-8线译码器正常工作，使能控制端G、G；A、GB的电平信号为 。(a) 011(b) 100(c) 000(d) 0101答案(b)二、 试用3线8线译码器74LS138和门电路实

20、现一个判别电路，当输入的三位二进制代码能被2 整除时电路输出为1,否则为0。答案：根据题意，写出真值表，如表R5.4所示。ABC丫00000010010101101001101011011110表 R5.4A -B C -Y由表R5.4,得出，丫 = AbC - ABC ABm, 46由于74LS138的输出为m，因此令A=A2,B=A,C = A，则得 Y gm；二丫2 丫4 丫6 根据上式画出逻辑图，如 图 R5.3所示。四、用与非门实现4变量多数表决电路，即当4个变量中有3个或3个以上的变量为1时，输出为1。答案：(1)四变量多数表决电路的真值表如表R5.6ABCDYABCDY00000

21、100000001010010001001010000110101110100011000010101101101100111010111111111表 R5.6ABCDY由表R5.6，写出Y的表达式：Y = ABCD - ABCD - ABCD - ABCD用卡诺图化简，如图 R5.5。化简得Y =BCD - ACD - ABD - ABC将变换得，Y = BCD ACD ABD ABC写出逻辑图，如图 R5.60000000000（1100u000011110011110题5.1分析图P5.1所示组合电路，写出输出Y的逻辑函数式，列出真值表，说明逻辑功能。A A2Y0B A1Y1CAoY2

22、74 L138Y3Y45V S1丫5cS2Y6S3Y7一 &_ Y解：（1）写出输出 Y的逻辑函数该电路式由3线8线译码器74LS138和一个与门构成。使能端S3 =1, =S广0时，译码器处于译码状态，其输出为 Y=mi, m是由A , A , A （或图中A,B,C ）构成的最小项。Y） = m。=民 A A0Y7 = m = A2 A| Ao将A2二A, A二BA二C代入上述各式，Y0,Yz变为:Y0 ABCY7 二 ABCY =Y0 Y；二 ABC ABC =(A B C)(A B AB AB AC AC BC BC(2) 列出真值表，女口 表A5.2所示。(3) 分析逻辑功能由真值表

23、A5.2可知，当A二B二C=0时，Y =0 ;当 A=B=C=1 时，Y =0 因此，该电路是一个不一致电路，即当A,B,C相同时，Y为0; A, B,C不同时，Y为1。表 A5.2ABCY00000011010101111001101111011110先权高低设火警为A，急救为B,报警为C,分别编码00、 电路如图A5.2(b)所示。01、10,列真值表A5.6。画卡诺图 图A5.2(a)。BC A010J)0010000F =AB00 01 11 10X0(厂1)000000 01 11 10FF2ABCF2000XX00110010010110110000101001100011100表

24、 A5.6题5.4电话室对3种电话编码控制，按紧急次序排列优 是：火警电话、急救电话、报警电话试设计该编码电路。题5.8某学校有三个实验室，每个实验室各需 2kW电力。这三个实验室由两台发电机组供电, 一台是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源合理分配。解：(1 )分析题意设输入变量为 A、B、C表示三个实验室，工作为 1,不工作为0;设输出变量为 X、Y，分别表示2kW , 4kW的发电机，启动为 1,不启动为0。(2)列真值表分析过程可列出真值表如 表A5.9所示。表 A5.9ABCX Y000000011001010011011001010101

25、1100111111由真值表画出卡诺图，如图图A5.6所示。(3)画卡诺图(4) 逻辑表达式将图A3-6-1 ( a)的卡诺图化简得X 八(124,7)Y (3,5,6,7)=A 二 B 二 C二 AB BC AC21#(5) 画逻辑电路图由逻辑表达式可画出逻辑图，如图A5.7所示。#题5.9用全加器实现4位8421BCD码解：用全加器实现 4位8421BCD码相加时，其和是二进制码。当和数小于等于9时，8421BCD码与二进制码相同。但当和数大于9时，8421BCD码产生进位(逢十进一)，所以用二进制全加器对两个8421BCD码相加后，需要将二进制表示的和数转换成8421BCD码。转换原理：

26、4位二进制数是逢十六进一，4位BCD码是逢十进一，所以当二进制数表示的和数大于9时，就应加6实现逢十进一，而小于等于 9不加6，电路如图A5.8所示。A3 A2_A1_AB3B2 -BlBo A3A2B2 74283Bl1C4A1Ao74 283B3B2FoB1BoCo7485 Fa=bB3FaB IA=B IaBA3A2A1BoC4S3S2Si So题5.11在某项比赛中，有 A , B , C三名裁判。其中 A为主裁判。当两名(必须包括 A在内)或 两名以上裁判认为运动员合格后发出得分信号。试用4选1MUX设计此逻辑电路。解 列出真值表。设合格为1，不合格为0, A , B , C为输入逻

27、辑变量，F为输出逻辑变量，其真 值表如表A5.11所示。确定地址输入变量令AAo = AB。O写出F的表达式。F 二 ABC ABC ABC 二 ABC AB0确定Di，使y=f。把F表达式与4选1MUX的功能表达Y式相比较，并取 D, = Do二Of (D),2 二 C , D3 = 1，则有 y=F。0画逻辑图如图A5.11所示。_c SA1AoYMUXD 0 D1 D 2 D 3表A5.11 真值表输入输出ABCF0 0 100 1 000 1 101 0 001 0 111 1 011 1 11题5.12试用双四选一 74LS153设计全减器电路。解：(1)列真值表，如表A5.12所示

28、。A，B i分别为被减数，减数，为低位向本位的借位,Ci为本位向高一位的借位。表 A5.12ABiCi 丄SiCi0000000111010110110110010101001100011111(2)表A5.12的逻辑函数与四选一的输出逻辑函数对比。并画出逻辑图对比可采用逻辑函数式 对比，也可以采用真值表对比。方法一：采用逻辑函数式对比表A5.12的输出S，G的表达式分别为 S =AiBc+ABCid + ABCi+ABCG = A B G 4 * A BCj 丄 * A BjCi+ A BjCj对于输出 Si, Ci厂分别进行设计，先设计S。利用 74LS153的一个四选一，如令Y1=S则S

29、 = ABG 丄+ABiG+ ABiG+AiBiGY1=4厲口0 A1A0D11 A1A0D12 A1A0D令A, = A, Ao = Bi则上两 式对比 结果为13D10 二Ci,D11 =CjD12 二 CiD13 - Ci j。设计Ci。与上述方法同，令74LS153的Y2 = Ci，则有D20 = G厶，D21 = 1Q22 = 0, D23 = G画出逻辑图，如图A5.12所示。25SiCiABC-i题5.14用8选1数据选择器74LS151实现逻辑函数 Z =ABC AD ACD解：当使能控制端 S =0时，8选1数据选择器输出与输入之间的关系表示为丫 -(AAAjDo (A2AA

30、OD1 (A2AAJD2(弘人心(A2AAOD4(AA1Ao)D5(AAA0)D6 (A2AAOD78选1数据选择器有3位地址输入(n=3),能产生任何形式的四变量以下的逻辑函数，故可将 给定的函数式化成与上式完成对应的形式z =ABC A(C c)(b B)d a(b B)cD二 ABC ABCD ABCD ABCD aBCD ABCD ABCD=ABC 1 ABC 0 AbC 0 Abc 0 abc d aBc d abC D abc D对照Y, Z两式，令Y =Z可得A2 = A、A = B、人=CD0 =1,Dr = D2 = D3 = 0D4 = D5 = D6 = D7 = D电路

31、的接法如图A5.14所示。ZY74LS151STA2Ai Ao0 Di D2 D3D4D三、试画出用三个二输入的“与非”门实现A B的等效逻辑电路图。解：将表达式化成“与非一与非“表达式如下后，即可画出电路图。L二A B二A B二此 B#A_q&ji题4.2电路如图4.2（a）、（b）、（c）、（d）所示，试找出电路中的错误，并说明为什么。27#图(b)图(c)VCcAYBGt（C）图（a）:电路中多余输入端接“1”是错误的，或门有一个输入为1,输出即为1。:电路中多余输入端接“ 0 ”电平是错误的，与门输入有一个为0，输出即为0。:电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非

32、门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。图（d）:电路中两 OC门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。题4.3如图P4.3所示的电路，写出输出端的逻辑函数式，并分析电路的逻辑功能。解：由题意知：Y输出为A，Y2输出为B，丫3输出为AB，丫4输出为AB。根据oc门的线与功能，可以求得y的逻辑函数：y二ABgAB二AB ab二a二b，该电路实现异或功能。题4.5 CMOS门电路如图P4.5所示，分析电路的功能，写出功能表，并画出相应的逻辑符号。#VddY#解：真值表见表 A4.5所示。#EAY1X高阻001010分

33、析：巨=1时，TG截止，输出高阻态；巨=0时，TG导通，Y=A逻辑符号如图A4.5。E解：(a) LABC DEF =ABCDEF是一个六输入的与非逻辑关系；(b) L2二A B (C D EH A B C D E是一个六输入的或非逻辑关系;(c) L3二ABCDE五输入与非逻辑关系；(d) L4 = A B CgD E F=A B C D E F题4.14 用增强型NMO管构成的电路如图 4.14所示。试写出F的逻辑表达式。一、选择题(1) 满足 b时，与非门输出为低电平。(a) 只要有一个输入为高电平(b) 所有输入都是高电平(c) 所有输入都是低电平(2) 对于未使用的或非门输入，正确的

34、处理方法是_a(a) 连接到地(b) 直接连接到Vcc(c) 通过电阻连接到地(3) 异或门的等效电路包含_b。(a) 两个或门、一个与门和两个非门(b) 两个与门、一个或门和两个非门(c) 两个与门和一个或门五、利用逻辑代数的基本公式和常用公式化简以下各式。(4)ABC (A B)C(5)Y A,B,C,D 八 m(i =0,1,2,4,5,6,7,14,15)i六、用卡诺图化简法化简以下逻辑函数(1) Y 二 AB ABC AB( 2)Y 二 AB ABD AC BCD七、用卡诺图化简法化简以下逻辑函数(1) Y =ABC ABC ABC ABC 给定的约束条件为 ABC 入BC=0(2)

35、 Y = ABC - ABC - ABCD给定的约束条件为 A二B =0题2.5写出下列各式的反函数。(1)Y =(A BC)CD(4)Y =ABC (A B C)AB BC AC题2.6写出下列各式的对偶式。(1)Y 二AB C D E(2)Y =(A B C)(AB CD) E题2.13化简下列逻辑函数(方法不限)。29(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D五、4. C 5. AC - BC - AD六、1.Y =B AC31(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D#(1) Y =AB

36、 AC CD D(2) Y =(A B)D (AB BD)C ACBD D七、(1) Y 二 A BC BC ;(2)题 2.51.0001001111y0000000111100000j11000011100001111000 01 11 10Y 二 AC BC 或 Y 二 AC AC 或 Y 二 BC BC 或 Y 二 BC AC ;解:Y =A*(B C) C D =A C D#(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD D#(1) Y =AB AC CD D(2) Y =(A B)D (AB BD)C ACBD DY =(A B C)LAB

37、C (A B)(B C)(A C)4.解：=(A B C)LABC AB BC AC=ABC ABC ABC ABC题 2.61. Y =(A B)CDE2. Y =(A B C)(AB CD) E) =(ABC) (A B)(C D)E =ABC (A B)(C D)E题 2.131. Y 二A B C D 2. Y 二 AB AC D 或 Y 二 BC AC D一、填空题.模拟 信号；在时间和数值上是离散和量化的信号是1. 在时间和数值上都是连续变化的信号是数字信号。#2. 表示逻辑函数常用的方法有4种，它们是_真值表，逻辑函数式,逻辑图,卡诺图。二、请完成下列题的进制转换1. (1011

38、001)2 =()102. (16.6875)10 =()21.89;2. 10000.1011题1.11写出下列BCD码对应的十进制数。(1) (010110010110)8421bcd(2) (01001000111) 8421BCD 答：596; 247; 2796、填空题1 .十进制数315转换为二进制数为（）。A. 0001 1001 1001B. 0001 0011 1011C. 0100 1001 1101D . 0100 1001 01102. 8421BCD码（01010010）转换为十进制数为 （A. 38 B. 82 C. 52 D. 283. 有一个8位D/A转换器，设

39、它的满度输出电压为压为（）。）。25.5V，当输入数字量为 11101101时，输出电33A . 12.5V B . 12.7V C . 23.7V D . 25V4 .如果异步二进制计数器的触发器为10个，则计数状态有（）种。A . 20 B . 200 C . 1000 D. 10245 . 一片存储容量为8K*4的只读存储器ROM芯片应该有（）条地址线。A . 10 B . 11 C . 2 D. 136. 对于四位二进制计数器， 初始状态为0000,经过100个脉冲后进入（）状态。A . 0100 B . 00 01C. 0011 D. 10007. 下列说法正确的是（）。B . CO

40、MS集成门电路集成度A .双极型数字集成门电路是以场效应管为基本器件构成的集成电路;高，但功耗较高；C . TTL逻辑门电路是以晶体管为基本器件构成的集成电路；D . TTL逻辑门电路和COMS集成门电路不能混合使用。&一个4位串行数据，输入 4位移位寄存器，时钟脉冲频率为1KHZ，经过（）可以转换为4位并行数据输出。A . 8ms B . 4ms C . 2ms D . 1ms9 . 下列逻辑代数基本运算关系式中不正确的是 （）。A . A+A=AB . AZA C . A+0=0 D . A+1=110 . 4分频电路是指计满（）个时钟脉冲CP后产生一个输出信号。A . 2 B . 4 C

41、 . 6 D . 81 1 .下列逻辑电路中为时序逻辑电路的是（）。A.变量译码器 B.加法器C.数码寄存器D.数据选择器12. N个触发器可以构成能寄存（）位二进制数码的寄存器。 A. N- 1 B. NC. N+1 D. 2N13. 有一个与非门构成的基本 rs锁存器，欲使该锁存器保持原态即 Qn+1）=d则输入信号应为（）。A. S= R= 0 B. S= R= 1 C. S= 1, R二 0 D. S=0, R= 1-_14. 逻辑表达式(A+ B) (A+ C) = ()。A. AB + AC B. A+ BC C. B + AC D. C+ AB15. 设F = AB CD则它的反

42、函数是()。A. A BC D B. (A B)(C D) C. (A B)(C D) D. AB.CD16. 最小项ABCD的逻辑相邻项是（）。A. ABCD B. ABCD C. ABCD D. ABCD17. 对于JK触发器，输入J = 0, K= 1, CP脉冲作用后，触发器的次态应为（）。 A. 0 B. 1C. d D.不确定18. 个T触发器，在T=0时，加上时钟脉冲，则触发器（）。A. 翻转B.置1 C.保持原态D.置019 .比较两个一位二进制数 A和B,当A=B时输出F=1,则F的表达式是（）。 A . F=ABB. F =AB C. AB D. F=A O B20. 二输

43、入端或非门，其输入端为A、B,输出端为Y，则其表达式Y= （）。 A . AB B. ABC. A B D. A+B1. 构成组合逻辑电路的基本逻辑单元电路是（）。）和转换速度两个参数描述。2. 体现A/D和D/A转换器的工作性能的技术指标，可采用（丿极数码管。Rd=1 , Sd=0 ,则触发器直接置成（）状3. 当七段显示译码器的输出为高电平有效时，应选用共（4. 触发器异步输入端为低电平有效时，如果异步输入端 态。5. 数字电路中，常用的脉冲波形产生电路是（）器。6. 几个集电极开路与非门（OC门）输出端直接相连，配加负载电阻后实现（）功能。7. 对于D/A转换器，其转换位数越多，转换精度

44、会越（）。&若用二进制代码对 48个字符进行编码，则至少需要（）位二进制数。9. 一个逻辑函数，如果有 n个变量，则有（）个最小项。10. 十六路数据选择器，其选择控制输入端有（）个。三、分析计算题（共 32分）1.八选一数据选择器74LS151的真值表如下表，图为由八选一数据选择器构成的组合逻辑电路，图中a1a。、b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。（10分）二1aob1AY厂UsA274LS151A1A0D0D1 D2 D3 D4 d5 d6 D7FF丨k352 写出下图所示电路中各触发器的驱动方程、状态方程，画出其状态表、状态图、时序图，并且分 析电路的功能。（16分）Q2QiCP计数脉冲CR清零脉冲3.两相脉冲产生电路如下图所示，试画出在CP作用下1、 2的波形，并说明 ”、触发器的初始状态为2的相位差。0。#yiKTmj-LTLnTL为1时，开关接4.图示D/A转换器。已知R=20K Q ,Vref=20V ;当某位数为0,开关接地, 运放反相端。试求（1） Vo的输出范围；当D3D2DiDo=111O时，Vo=?#四、设计题A在内）认为1.举重比赛中有 A、B、C三名裁判，A为主裁，当两名或