上传 电梯设计

1、题目： 电梯控制 第一章 设计说明一，设计思路本设计为电梯控制，具有楼层显示功能和箭头显示功能。用一个数码管显示楼层，楼层显示1-7，电梯自动从1层上升到7层，再从7层下降到1层。在点阵电路上显示上下箭头，电梯上升时显示向上箭头，电梯下降时显示下降箭头。本设计用clk和clk1作为输入量，输入两种频率不同的时钟信号。line，row，t，q作为输出量；i，flag，c作为中间变量。i指示楼层，flag作为标志量，clk输入时钟信号，每个上升沿到来时，i值变化1，当flag为0时，i执行加1，当flag为1时，i执行减1；当i为3b111时，置flag为1，当i变回3b001时，置flag为0。

2、同时，clk1输入比clk频率更高的时钟信号，控制8*8点阵显示模块的逐行扫描频率；每当clk1上升沿到来时，扫描一行。row代表行，line代表列，以中间变量c的case语句分别控制上升箭头和下降箭头的图形，当flag为0时执行上升箭头显示段，当flag为1时执行下降箭头显示段。用一个动态数码管显示楼层，中间变量q用于数码管位选，此设计中赋值q=3b000。用以i为敏感信号的always块语句控制译码器工作，t为数码管输出，以i的case语句为t赋值。上升箭头，下降箭头点阵样式如下图所示： 二，模块介绍本设计程序为单模块Verilog HDL程序，模块定义如下：module lift(clk

3、,clk1,line,row,t,q);input clk,clk1;output line,row,T,q;reg2:0 i;reg7:0 line;reg7:0 row;reg6:0 t;reg2:0 q;integer flag;integer c;模块功能由三个并行的always块语句实现，第一句为always (posedge clk)，用来执行i由3b001到3'b111再回到3'b001的循环。第二句为always (posedge clk1)，用来执行上升箭头和下降箭头的交替显示。第三句为always (i)，用来执行译码器功能，将3位二进制数i转换为7位显示译

4、码。三，真值表第二章 Verilog HDL设计源程序设计程序如下：module lift(clk,clk1,line,row,t,q);/模块声明input clk,clk1;output line,row,t,q;reg2:0 i;reg7:0 line;reg7:0 row;reg6:0 t;reg2:0 q;integer flag;integer c;always (posedge clk)begin /i循环变化if(flag=0) begin i=i+1; if(i=3'b111) flag=1; endelse if(flag=1) begin i=i-1; if(i=

5、3'b001) flag=0; endendalways (posedge clk1)if(flag=1) /上升箭头点阵显示beginif (c>7) begin c<=0;end else begin case(c) 0: begin line<=8'b00010000;row<=8'b01111111;end 1: begin line<=8'b00111000;row<=8'b10111111;end 2: begin line<=8'b01010100;row<=8'b110111

6、11;end 3: begin line<=8'b10010010;row<=8'b11101111;end 4: begin line<=8'b00010000;row<=8'b11110111;end 5: begin line<=8'b00010000;row<=8'b11111011;end 6: begin line<=8'b00010000;row<=8'b11111101;end 7: begin line<=8'b00010000;row<=8&#

7、39;b11111110;end endcase c<=c+1; end endelse if(flag=0) /下降箭头点阵显示 beginif (c>7) begin c<=0; end else begin case(c) 0: begin line<=8'b00010000;row<=8'b01111111;end 1: begin line<=8'b00010000;row<=8'b10111111;end 2: begin line<=8'b00010000;row<=8'b110

8、11111;end 3: begin line<=8'b00010000;row<=8'b11101111;end 4: begin line<=8'b10010010;row<=8'b11110111;end 5: begin line<=8'b01010100;row<=8'b11111011;end 6: begin line<=8'b00111000;row<=8'b11111101;end 7: begin line<=8'b00010000;row<=8'b11111110;end endcase c<=c+1; endendalways (i) /3-7译码begin q=3'b000; case(i) 3'b001: t= 7'b0000110; / 1 3'b010: t= 7'b101101