计数器及其应用实验_第1页
计数器及其应用实验_第2页
计数器及其应用实验_第3页
计数器及其应用实验_第4页
计数器及其应用实验_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1 学习集成触发器构成计数器的方法。学习集成触发器构成计数器的方法。2 掌握中规模集成计数器的使用方法及功能测试方法。掌握中规模集成计数器的使用方法及功能测试方法。实验六、计数器及其应用实验六、计数器及其应用 一、实验目的:一、实验目的:1. 数字电路实验箱。数字电路实验箱。2. 双双D触发器触发器74LS74(两片)两片) 同步十进制可逆计数器同步十进制可逆计数器74LS192 四二输入与非门四二输入与非门74LS00(CC4011)。)。二、实验仪器及元器件:二、实验仪器及元器件:三、实验原理三、实验原理1、74LS74(双双D触发器触发器)2S 2DD2CPD2R 1S 1DD1CPD1

2、RC11DSR2Q1Q2Q1Q特点:特点:(1)单输入端的双)单输入端的双D触发器。触发器。(2)它们都带有直接置)它们都带有直接置0端端RD和直接置和直接置1端端SD,为低电平有效。,为低电平有效。(3)为)为TTL边沿边沿触发器,触发器,CP上升沿触发。上升沿触发。 CP=CLK; RD=CLR; SD=PRE2、用、用2个上升沿触发的个上升沿触发的D触发器组成的两位异触发器组成的两位异步二进制加法计数器。步二进制加法计数器。工作原理:工作原理:D触发器都接成触发器都接成T触发器。触发器。3、同步十进制可逆计数器、同步十进制可逆计数器74LS192LD置数端;置数端;CPU加计加计数端;数

3、端;CPD减计数端;减计数端;CO非同步进位输出端;非同步进位输出端;BO非同步借位输出端;非同步借位输出端;D0、D1、D2、D3计数器输入端;计数器输入端;Q0、Q1、Q2、Q3数据输数据输出端;出端;CR清除端清除端4、实现任意进制计数、实现任意进制计数有级联法、清零法、置数法等方法。有级联法、清零法、置数法等方法。四、实验内容:四、实验内容: 1. 用一片用一片74LS74(双(双D触发器)构成二位二进制触发器)构成二位二进制异步加法计数器,测试逻辑功能。异步加法计数器,测试逻辑功能。(1)将一片)将一片74LS74接成加法计数器。输入端接成加法计数器。输入端D1、D0 接至逻辑开关输

4、出插孔,将接至逻辑开关输出插孔,将CP端接单次脉冲源,输出端接单次脉冲源,输出端端Q1、Q0接逻辑电平显示插孔,接逻辑电平显示插孔, VCC接高电平接高电平+5V。 (2)清零后,逐个送入单次脉冲,观察并记录)清零后,逐个送入单次脉冲,观察并记录Q1、Q0状态。状态。 (3)将单次脉冲改为)将单次脉冲改为1Hz的连续脉冲,观察的连续脉冲,观察Q1、Q0的状态。的状态。 2、测试同步十进制可逆计数器、测试同步十进制可逆计数器74LS192的逻辑功能。的逻辑功能。 3、用两片、用两片74LS192构成六十进制计数器。构成六十进制计数器。 ( 个位个位10进制,十位进制,十位6进制)进制)五、注意事项:五、注意事项: 实验中要使用到的芯片都必须要先检测其逻辑功能是实验中要使用到的芯片都必须要先检测其逻辑功能是否正常;还要检测脉冲源及输出指示是否正常。否正常;还要检测脉冲源及输出指示是否正常。六、实验报告六、实验报告1.画出实验线路图,记录整理实验现象及实验所得的有关画出实验线路图,记

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论