南桥芯片的工作原理

1、南北桥主板芯片组（chipsets）（pciset）:分为南桥 SB 和北桥 NB北桥一般都有散热片的，离 CPU 不远南桥一般都没有散热片，很好找南北桥的位置是不固定的，看主板厂家南桥（主外）:即系统 I/O 芯片（SI/O）:主要管理中低速外部设备；集成了中断控制器、DMA 控制器。功能如下：1）PCI、ISA 与 IDE 之间的通道。2）PS/2 鼠标控制。（间接属南桥管理，直接属 I/O 管理）3）KB 控制（keyboard）。（键盘）4）USB 控制。（通用出行总线）5）SYSTEMCLOCK 系统时钟控制。6）I/O 芯片控制。7）ISA 总线。8）IRQ 控制。（中断请求）9）

2、DMA 控制。（直接存取）10）RTC 控制。11）IDE 的控制。南桥的连接：ISAPCICPU外设之间的桥梁内存一外存北桥（主内）：系统控制芯片，主要负责 CPU 与内存、CPU 与 AGP 之间的通信。掌控项目多为高速设备，如：CPU、HostBuso 后期北桥集成了内存控制器、Cache高速控制器；功能如下：CPU 与内存之间的交流。Cache 控制。AGP 控制（图形加速端口）PCI 总线的控制。CPU 与外设之间的交流。支持内存的种类及最大容量的控制。（标示出主板的档次）南桥芯片（SouthBridge）是主板芯片组的重要组成部分，一般位于主板上离 CPU插槽较远的下方，PCI 插

3、槽的附近，这种布局是考虑到它所连接的 I/O 总线较多，离处理器远一点有利于布线。相对于北桥芯片来说，其数据处理量并不算大，所以南桥芯片一般都没有覆盖散热片。南桥芯片不与处理器直接相连，而是通过一定的方式（不同厂商各种芯片组有所不同，例如英特尔的英特尔HubArchitecture 以及 SIS 的 Multi-Threaded 妙渠”）与北桥芯片相连。南桥芯片负责 I/O 总线之间的通信，如 PCI 总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等，北桥负责 CPU 和内存、显卡之间的数据交换，南桥负责 CPU 和 PCI 总线以及外部设备的数据

4、交换。南北桥结构是历史悠久而且相当流行的主板芯片组架构。采用南北桥结构的主板上都有两个面积比较大的芯片，靠近 CPU 的为北桥芯片，主要负责控制 AGP 显卡、内存与 CPU 之间的数据交换；靠近 PCI 槽的为南桥芯片，主要负责软驱、硬盘、键盘以及附加卡的数据交换。传统的南北桥架构是通过 PCI 总线来连接的，常用的 PCI 总线是 33.3MHz 工作频率，32bit 传输位宽，所以理论最高数据传输率仅为 133MB/S。 由于 PCI 总线的共享性， 当子系统及其它周边设备传输速率不断提高以后，主板南北桥之间偏低的数据传输率就逐渐成为影响系统整体性能发挥的瓶颈。因此，从英特尔 i810

5、开始，芯片组厂商都开始寻求一种能够提高南北桥连接带宽的解决方案。Intel:AHA 加速中心架构英特尔的加速中心架构（AcceleratedHubArchitecture,缩写AHA）首次出现在它的著名整合芯片组 i810 中。在 i810 芯片组中，英特尔一改过去经典的南北桥构架，采用了新的加速中心构架。加速中心架构由相当于传统北桥芯片的 GMCH（Graphics&MemoryControllerHub,图形/存储器控制中心）和相当于传统南桥芯片的 ICH （I/OControllerHub,I/O 控制中心） ,以及新增的 FWH （FirmwareHub,固件控制器，相当于传统

6、体系结构中的 BIOSROM）共 3 块芯片构成。在这种新的加速中心架构中，两块芯片不是通过 PCI 总线进行连接，而是利用能提供两倍于 PCI 总线带宽的专用总线。这样，每种设备包括 PCI 总线都可以与CPU 直接通讯，Intel810 芯片组中的内存控制器和图形控制器也可以使用一条 8bit 的133MHz“2X 模式”总线， 使得数据带宽达到 266MB/S,它的后续芯片组 i8xx 也大多采用这种架构。这种体系其实跟南北桥架构相差不大，它主要是把 PCI 控制部分从北桥中剥离出来（北桥成为 GMCH）,由 ICH 负责 PCI 以及其它以前南桥负责的功能，而 ICH也采用了加速中心架

7、构，在图形卡和内存与整合的 AC97 空制器、IDE 控制器、双 USB 端口和 PCI 附加卡之间建立一个直接的连接。由于英特尔中心架构提供了每秒 266MB 的 PCI 带宽，这使得 I/O 控制器和内存控制器之间可以传输更多更丰富的信息；再加上优化了仲裁规则，系统可以同时进行更多的线程，从而实现了较为明显的性能提升。 在 GMCH 与 ICH 之间的传输速率则达到了 8 位 133MHzDDR （等效于 266MHz,266MB/s）,它使得 PCI 总线、USB 总线以及 IDE 通道与系统内存和处理器之间的带宽有较大的增进。当然， 由于两个 Hub 之间只有一个通道， 所以一个时间内

8、只能有一个设备传输数据，这些设备还包括了 PCI 总线上的设备，而 PCI 总线上的设备其最大的数据传输率仍为 133MB/S。所以从某种程度而言，Intel 目前的解决方案并非完美。因此， 英特尔也在寻求一种新的解决方案， 那就是 3GIO （ThirdGenerationInput/Output,第三代输入输出）技术。3GIO 也称为 Arahahoe 和串行 PCI 技术，是英特尔开发的未来技术，提供高带宽、高速度连接计算机子系统和 I/O周边设备。VIA:V-Link 桥接技术 VIA 也推出了效能相近的 V-Link 技术。这项技术首次出现在它的 DDR 芯片组 VIAApolloP

9、ro266 中。 在架构上， Pro266 还是遵循传统的南北桥结构，由 VT8633 北桥和 VT8233 南桥组成。但是和以往的结构不同，VIA 在南北桥的通信方面舍弃了传统的 PCI 总线，转而使用自己研发的 V-Link 加速中心架构。在 V-Link架构中，PCI 总线成了南桥的下游，成为与 IDE 通道、AC97LinkUSB、I/O 平等的连接。V-Link 总线仍是一种 PCI 式的 32 位总线，但运行频率从原来的 33MHz 提升到了66MHz,这样南北桥之间的带宽就提升到了 266MHz,与传统 PCI 总线133MHz 的带宽相比，可以说是成倍的增长。由于以往 PCI

10、总线的带宽大部分被 IDE设备所占用，因此南北桥之间的通信速度得不到保障，一定程度上影响了系统性能的发挥，尤其是在 IDE 传输任务繁重的场合。V-Link 技术将南北桥通信从繁忙的 PCI总线中独立出来，这就有效地保证了芯片组内部信息传递的迅速和完整，对系统性能的提升有一定的帮助。在以后的发展规划中，VIA 有意将 V-Link 的频率进一步提升到 133MHz,这样其带宽在原来基础上又增加一倍，将达到 533MHz。除上述带宽提升技术外，VIA 还设计了最新一代结构体系标准一一 HDIT（High-BandwidthDifferentialInterconnectTechnology,高带

11、宽互连技术）。HDIT 结构为广大系统 OEM（原始设备制造商）提供了一种极具性价比和高度灵活的芯片基线设计平台。在当今主流桌面和移动 PC 的设计中，HDIT 允许把诸如 DDR266 内存接口、 AGP4X、 533MB/SV-Link 总线等一些先进的技术规范和标准同高度集成的 HDIT 南桥芯片结合在一起；而在要求灵活性很大的工作站及服务器的设计中，可通过对 HDIT工作模式的设定来实现 HDIT北桥芯片中内存界面和 AGP端口配置的最佳效果，从而获得双倍甚至四倍的内存数据带宽，其带宽最高可达 4.2GB/S。SiS:MuTIOL 架构矽统的 Multi-ThreadedI/OLink

12、（简称 MuTIOL）架构首次出现在它的 SiS635 芯片组中。虽然矽统把它当作单芯片结构，但在 SiS635 内部还是有南北”之分的。在 SiS630s 及以前的单芯片组中，也是用 PCI 总线作为南北连接数据通道，而同样是为了解决带宽问题，矽统引入了 Multi-ThreadedI/OLink 架构。从其架构图可以看到，Multi-ThreadedI/OLink 负责了 8 个设备的数据传输，它们是：PCI 总线 （其上的所有设备对 Multi-ThreadedI/OLink 来说就是一个设备卜第一 IDE 通道、第二 IDE 通道、第一 USB 通道、第二 USB 通道、AC97 音频

13、、V.90 软 Modem、媒介访问控制器（MAC,MediaAccessController,主要为以太网数据传输服务）。在具体设计上，Multi-ThreadedI/OLink 其实就是 8 条独立的数据管道，每条管道的工作频率是 33.3MHz,传输数据位宽为 32bit,这样一条管道就相当于一条 32 位 PCI 总线的带宽 133MB/S,8 条的总和是1.2GB/S,这就是为什么带宽能超过 1GB/S 的原因。与 Intel 和 VIA 的 Link 通道相比，总带宽明显提高，但具体到每条管道上，则不如 Link 通道的 266MB/S,也就是说每个设备最高传输率仍限制在 133M

14、B/S,而且除了IDE 以外， 其他设备都是低速率设备， 133MB/S 的独享带宽对它们的意义并不是太大。然而，分立通道设计也有其缺点。PCI 总线与 HubLink 或 V-Link 通道之所以一个时间内只允许一个设备传输数据，是因为只有一条线路，而且传输时采用的频率固定。如果采用分立的通道则可以较好地解决这个问题，虽然在 DMA 的内存一端，一个时间还是只能为一个设备服务，但服务完后不必等待总线清空，即可立即为下一个设备服务，而其他设备（可以是一个或多个）的数据请求可不干扰当前设备的工作而发送至内存控制端（相信会有一个针对这 8 个设备的队列寄存器来对任务进行排序），在数据传输完后立刻执

15、行下一任务，从而有助缩短设备和系统的等待与延迟时间，变相提高了每一设备的数据传输率。从这一点来说，Multi-ThreadedI/OLink 的设计对多任务操作有利。AMD:HyperTransport 总线在如何连接南北桥芯片， 使 IDE 磁盘效能得以充分发挥的问题上， AMD 也制订出了一种能适用于各种高速芯片组之间的传输界面， 这就是 LDT（LightningDataTransport）,2001 年 2 月改名为 HyperTransport。HyperTransport技术由 AMD 在今年 4 月首次公布，得到了包括 NVIDIA、ALi 在内的多家著名厂商的支持。该技术旨在提

16、高各种 IC 芯片（包括 PC,PDA 等诸多方面）的数据传输速率，目前它的带宽已达到 12.8GB/S,其传输速度是现有 PCI 技术的 96 倍以上。HyperTransport 是由两条点对点的单向数据传输路径组成（一条为输入、一条为输出）。两条单向传输路径的数据带宽是可以根据数据量的大小而弹性改变，最低的有2bit,可以调节为 4bit、8bit、16bit、32bit,HyperTransport 是运行在 400MHz 的时钟频率下的，但是使用的是与 DDR 相同的双钟频触发技术，所以在 400MHz 的额定频率下数据传输率最高可达 800MB/S。不过 HyperTranspor

17、t 还有一大特色就是当数据资料宽度为非 32bit（4Byte）时，可以用分批传输数据来达到 32bit 相同的效果，比如说 16bit 的数据就分两批传输，在使用8bit 数据时就分 4 批传送，这种分包传输数据的方法，给了 HyperTransport 更大的弹性空间，最小 4Byte,最大 64Byte。对资料快速传输带来了很大的改良，提高了系统数据处理性能。HyperTransport 除了可以将芯片间的数据高速传输之外，它还具有封包传输技术（Packet-Based）”、双条单向数据流及点对点的数据连接方式二弹性数据带宽”等特性。使用 HyperTransport 总线，可以改善系统数据传输的瓶颈，可以为系统设计人员制造更高效能的系统设备提供基础，真正的加快整个系统的运行效能。HyperTransport 技术在芯片组上的首次运用出现在 NVIDIA 的系统芯片组处女作nForce 上面。 nForce 芯片组由北桥芯片 IntegratedGraphicsProcessor(IGP)与南桥芯片 MediaandCommun