数字逻辑--数字频率计的设计参考模板

1、1 / 18滁滁州州学学院院课课程程设设计计报报告告课程名称：课程名称： 数字逻辑课程设计 设计题目设计题目： 数字频率计的设计 系系 别：别： 网络与通信工程系 专专 业：业： 网络工程 组组 别：别： 第四组 起止日期起止日期: 2012 年 5 月 28 日 2012 年 6 月 22 日 指导教师指导教师: 计算机与信息工程学院二计算机与信息工程学院二一二年制一二年制课程设计任务书课程设计任务书目 录1 引引言言.22 设设计计要要求求 .22.1 题目.22.2 系统结构要求.22.3 制作要求.22.4 扩展指标.22.5 运行环境.22.6 设计条件.22.7 元件介绍.3 计数

2、显示器.3 74160N.4 7473N.5 XFG1.63 整整体体设设计计方方案案.74 详详细细分分析析 .841 单元电路设计.842 控制电路.843 关于 JK 触发器.944 测试.105 调调试试与与操操作作说说明明.105.1 第一次仿真.115.2 第二次仿真.115.3 第三次仿真.125.4 第四次仿真.126 课课程程设设计计总总结结.137 致致谢谢.148 参参考考文文献献.141 1 引言引言数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。 数字频率计是在基准时间内把测量的脉冲数记录下来，换算成频率并以数字的形式显示出来。

3、数字频率计应用于测量信号（方波、正玄波或其他周期信号）的频率，并用十进制数显示。它具有精度高、测量速度快、读数直观、使用方便等优点。2 2 设计要求设计要求2 2. .1 1 题题目目频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。频率测量范围：1HZ10HZ。数字显示位数：四位静态十进制数显示被测信号的频率。2 2. .2 2 系系统统结结构构要要求求数字频率计的整体结构要求如图所示。图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目频率、周期或脉宽，若测量频率则进一步选择档位2 2. .3 3 制制作作

4、要要求求被测信号波形：正弦波、三角波和矩形波。测量频率范围：1Hz10kHz。测量周期范围：0.1ms1s。测量脉宽范围：0.1ms1s。测量精度：显示 4 有效数字（要求分析 1Hz、1kHz 和 10kHZ 测量误差） 。2 2. .4 4 扩扩展展指指标标要求测量频率值时，1Hz10z 的精度均为1。2 2. .5 5 运运行行环环境境软件环境：windows XP Multisim 10。硬件环境：微型计算机。2 2. .6 6 设设计计条条件件电源条件：+5V。可供选择的元器件范围如表 2-2-1 所示：表 2-2-1 所需原件列表元件名称数量电源2 个计数显示器4 个74160N4

5、 个7473N2 个OR31 个7408N1 个XFG11 个2 2. .7 7 元元件件介介绍绍 计数显示器计数显示器该元件本质为显示译码器，人们直接利用译码器驱动显示器，因此人们就把这种类型的译码器叫做显示译码器，也就是我们通常说的显示器。如图 2-2-1 所示图 2-2-1 计数显示器其功能如表 2-2-2 所示表 2-2-2 计数器工作原理 74160N74160N74160N 是一种十进制的加法计数器，在本设计中由于仿真时受原件的限制，这里只使用计数芯片 74160，且要求显示四位，四个计数器 74160N 可以组成分频器。 如图 2-2-2 所示图 2-2-2 74160Nabcd

6、显示结果000000001100102001130100401015011060111710008100191010A1011b1100c1101d1110E1111F其工作原理如表 2-2-3 所示表 2-2-3 74169N的工作原理MRCPCEPCETPEDNQNTC0XXXXX00Reset(clear)1.XX001.XXH1(1)Parallel load1.hhhXcount(1)Count1XXhXq(1)Hold (Do nothing)1XXhXq0 7473N7473N7473N 的主要功能由 JK 触发器实现，当 JK 触发器的 J、K 端同时接高电平时，输出端的状态会

7、随着每输入一个脉冲改变一次。因此 JK 触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。将输入端加到下一个 JK 触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。图 2-3 7473N其功能如下表 2-2-4 所示表 2-2-4 7473N 的工作原理CLRCLKJKQQ0XXX011.00Hold1.10101.01011.11Toggle XFG1XFG1函数发生器可以产生正弦波扫三角波和矩形波，信号频率可以再 1HZ 到 999MHZ 范围内调整，信号的幅值以及占空比等参数也可以根据需要进行调节，信号发生器有三个引线端口：负极、正极和公共端，函数信号发生器

8、的图标和面板如图 2-2-4 所示图 2-2-4 XFG13 3 整体设计方案整体设计方案数字频率计一般由振荡器、分频器、放大整形器、控制电路、计数译码显示电路等部分组成。由振荡器的振荡电路产生一标准频率信号，经分频器分频得到控制脉冲。控制脉冲经过控制器中的门电路分别产生选通脉冲、锁存信号、清零信号。待测信号经过限幅、运放的放大、施密特整形之后，输出一个与待测信号同频率的矩形脉冲信号，该信号与锁存信号和清零信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件显示。数字频率计的原理框图如图 3-1 所示：施密特整形这不过、 、闸门检测技术译码数码显示晶振分频控制单元待测信号选通清零控制信号

9、图 3-1 数字频率计的原理框图4 4 详细分析详细分析4 41 1 单单元元电电路路设设计计选用带译码器的集成十进制计数芯片 CD40110，该芯片有锁存控制器端，可对计数进行锁存。计数部分只显示锁存后的数据，每锁定一次计数部分跳动一次，更新数据，如此反复。由于仿真时受元件的限制，这里仅使用计数芯片 74160，且要求显示四位，因此使用 4 组 74160和数码管。将各计数器的 LOAD、ENP、ENT 分别接高电平，个位的 CLK 端外接技术信号，低位的进位端接高电位的 CLK 端，各芯片的 CLK 端连接起来外接清零信号，4 个输出端接数码管，以此实现一个能显示 4 位十进制的计数器。连

10、接后电路如图 4-1 所示：图 4-1 计数译码显示电路4 42 2 控控制制电电路路控制电路时整个数字频率计正常工作的核心部分，需仔细分析各种频率信号（技数、选通、锁存、清零）的时序关系，一最终控制计数译码器显示电路的工作状态。由于功能要求识别的最小频率是 1HZ，因此将选通信号的高电平时间定为 1s，在这个时间段内允许带测信号输入进行计数，锁存和清零信号的输出均为高电平。在选通信号为低电平是关闭闸门，计数停止，处于数据锁存的时间段，此时的锁存信号为低电平，清零信号仍为高电平，直到选通信号的下一个高电平到来前（开始下一个计数） ，清零信号端输出一个低电平时现数码管显示的清零，准备进入下一个计

11、数周期。如此往复，以实现待测信号频率的反复测量。这几个信号的工作时序如图 4-2 所示：图 4-2 控制电路各频率信号时序关系4 43 3 关关于于 J JK K 触触发发器器当 JK 触发器的 J、K 端同时接高电平时，输出端的状态会随着每输入一个脉冲改变一次。因此 JK 触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。将输入端加到下一个 JK 触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。电路连接和工作时序如图 4-3 与 4-4 所示：图 4-3 JK 触发器分频电路图 4-4 工作时序图4 44 4 测测试试创建如下图 4-5 所示电路，根据控制电路各

12、信号时序分析得知，选通信号的周期应大于等于锁存信号和清零信号，因此选用上述电路的 Q2 作为选通信号的输出端。假定选通信号的高电平时间为 1s，那 Q2 端的频率应为 0.5HZ，由此可推出 CP 端和 Q1 端的信号频率为 2HZ 和1HZ。在 Q2 端的选通信号为高电平时，允许计数，频率计开始工作。当 Q2 端进入低电平段，频率计为锁存阶段，直至下一个 Q2 端高电平到来前，CP、Q1、Q2 端均为低电平，可以考虑用一个 3 输入的或门将这三个端口连接，输出一个低电平作为清零信号，加到计数译码显示电路的 CLR 端。由此得到选通信号周期为 2s，计数时间为 1s，锁存时间为 0.75s，清

13、零时间为0.25s。如果对上述时间不满意，还可以通过改变 JK 触发器的输入时钟频率或者用不同的门电路连接 CP、Q1、Q2 端来构成计数、锁存和清零信号，建构过程中只要把握好 CP、Q1、Q2 三者的时序关系即可。图 4-5 JK 触发器构成的数字频率计电路原理图5 5 调试与操作说明调试与操作说明JK 触发器构成的数字频率计仿真。接入 2 Hz 的时钟信号源作为控制电路的时钟脉冲，同时在待测新号端接上函数信号发生器。任意设定函数信号发生器的波形（正弦波、方波、三角波） ，并改变每种波形的频率（9Hz、99Hz、999Hz、9999Hz）,启动仿真开关进行仿真，可以看到无论何种波形都能准确的

14、显示函数信号发生器频率。下面进行操作：仿真分为四档即（9Hz、99Hz、999Hz、9999Hz）5 5. .1 1 第第一一次次仿仿真真：将设定的函数信号设定频率为 9Hz,打开仿真开关测试的结果如图 5-1 所示：图 5-1 第一次仿真结果5 5. .2 2 第第二二次次仿仿真真：将设定的函数信号设定频率为 99Hz,打开仿真开关测试的结果如图 5-2 所示：图 5-2 第二次仿真结果5 5. .3 3 第第三三次次仿仿真真：将设定的函数信号设定频率为 999Hz,打开仿真开关测试的结果如图 5-3 所示：图 5-3 第三次仿真5 5. .4 4 第第四四次次仿仿真真：将设定的函数信号设定

15、频率为 9999Hz,打开仿真开关测试的结果如图 5-4 所示：图 5-4 第四次仿真从以上四次仿真可以看出每次仿真都能精确的显示已经设定好的函数信号发生器的频率。说明实验的测试、仿真成功。6 6 课程设计总结课程设计总结课程的课程设计实际是网络工程专业学生学习完数字电子技术基础课程后进行的一次全面的综合训练。其目的在于加深对数字电子技术基础理论和基本知识的理解，掌握运用数字电子技术基础合理论知识设计一些简单的基本应用电路的方法。虽说整个课设过程很辛苦，可是我们从中找到了乐趣、接触了实践，以前不是特别明白的地方也通过实践弄懂了。总的来说这次课程设计使我们感受到了理论与实践相结合的目的及其重要意

16、义。不但使我对所掌握的数字电子技术基础知识有了更深刻的认识，还提高了我的动手查阅资料的能力而且还锻炼了自己的独立思考能力。设计思路是最重要的，只要你的设计思路是成功的那你的设计已经成功了一半。因此我们应该在设计前做好充分的准备，像查找详细的资料为我们设计的成功打下坚实的基础。设计简洁、易懂 、不超出我们的能力范围的内容不涉及，一些想法在我们没设计此电路之前就已经有拉考虑，但是做完之后发现我们当前考虑的还是有所欠缺，做为一名刚学习完数字技术基础的我们来说有一定的难度，但是这对于我们掌握理解学习过的知识有很大的帮助，对于思维、逻辑及其理论知识的运用等多方面有了更加进一步的掌握。在做课设的过程中我们查阅了很多的参考书即相关资料通过参考及运用自己所掌握的知识完成了此次的设计。7 7 致谢致谢感谢姚光顺的指导和几个组员的积极配合，才有此次课程设计的成功。在这里我也感谢所有