高精度频率测量装置的研究与设计

1、编号：024F011数字频率计（F题）本科组电气与自动化工程学院 参赛队员姓名： 专业班级：电气工程及其自动化2012-3 参赛队员姓名： 专业班级：电气工程及其自动化2012-2 参赛队员姓名： 专业班级：自动化2013-1指导教师姓名： 2015年8月15日摘 要 本设计是基于FPGA和THS3201高速运放设计的数字频率计，由放大整形模块，FPGA核心模块，TTF显示模块，按键操作模块，电源模块组成。1.8GH增益带宽的THS3201高速运放多级放大级联和ADCMP553比较器完成前端双通道信号的放大整形；经前端信号处理，采用等精度测量法，运用FPGA器件实现待测信号的高精度、高灵敏度的

2、频率周期测量、时间间隔测量和占空比测量。在FPGA中开辟51内核完成整个系统的测量数据显示，功能切换等功能。经软硬件联调测试实现了题目的基本要求和发挥部分的所有功能和要求。目 录1系统方案设计11.1 测频的论证与选择11.2 放大模块的论证与选择12系统理论分析与计算32.1 宽带放大器的分析32.1.1 宽频放大器级数分析32.1.2 前级放大器的分析与计算32.1.3 后级处理电路52.2 射频放大器稳定性72.2.1 噪声分析72.2.2 增益调整83电路与程序设计83.1电路的设计83.1.1系统总体框图83.1.2 放大部分子系统框图与电路原理图83.1.3电源94测试方案与测试结

3、果104.1测试方案104.2 测试条件与仪器104.3 测试结果及分析104.3.1测试结果(数据)104.3.2测试分析与结论11附录1：电路原理图121、系统方案设计1.1 测频方式的论证与选择 方案一：时间门限测频法输入待测信号经过脉冲电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。若闸门开启时间为T、待测信号频率为Fx，在闸门时间内计数器计数值为N，则待测频率为：Fx=N/T。闸门时间为1s，则计数器的值为1000，则待测信号频率为1kHz，所测频分辨力为1Hz，此方案的精度与闸门时间成正比。 方案二:标准频率比较测量法用两组计数

4、器在相同的时间门限内同时计数，测得待测信号的脉冲个数为Nx,已知的标准频率信号的脉冲个数为Nb，设待测信号的频率为Fx，标准频率信号的频率为Fb；测量时间相同可以得到Nx/Fx=Nb/Fb,可以得出待测频率的公式为Fx=(Nx/Nb)*Fb,对标准频率信号的频率信号的频率准确度和频率的稳定度要求较高，标准信号的频率越高，测量的精度就比较高。该方法测量时间误差与时间门限测量法的相同，可能的最大误差为1待测信号周期。 方案三:等精度测量法等精度测量法的机理是在标准频率比较测量法的基础上优化计数器开始和结束与门限的上升沿和下降沿的关系。只有在待测信号的一个周期结束时两组计数器才停止计数。这样就避免待

5、测信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测信号频率无关，最大误差为1标准频率周期。综上所述本次设计选择方案三。1.2 放大模块的论证与选择方案一：采用场效应管或三极管控制增益主要利用场效应管的可变电阻区（或三极管等效为压控电阻）实现增益控制，本方案由于采用大量分立元件，电路复杂，稳定性差。方案二：采用TSH3201控制增益根据题目信号幅值小、频率高的特点，考虑直接选取带宽较大的运放实现。THS3201是1.8GHz 电流反馈放大器，完全能够满足信号前端处理要求。 基于设计整体幅频要求，本系统采用方案二。1.3 系统整体方案描述 经上述方案论证，我们选择以FPGA器件为核心

6、的等精度测量方案。根据题目要求前端采用双通道信号输入，通道A经THS3201组成的三级级联放大电路后由高速比较器整形后送FPGA信号采集口，通道B经两级级联放大后直接送FPGA信号采集口。外部100M带温补晶振经FPGA内锁相环倍频为频率计的测量提供标准频率。在FPGA内部开辟一个51内核完成测量部分的控制，测量数据的显示和功能的切换等。2、理论分析与计算2.1 宽带通道放大器分析计算宽带通道放大电路分为前级放大和后级放大。前级放大电路主要给后续处理提供宽频带的放大，适当降低放大倍数来提高通频带的宽度，运放选用的器件为THS3201，初级放大的倍数为5.5倍。 图（1）一级放大电路各参数的分析

7、与计算如下，电阻Rg取标准为50，Rf设置为可调，此为最大阻值500，其 输出电阻Rout为50。各级运放的输入电阻都为50欧姆，该级电路与后级阻抗匹配后输出电压Vout衰减为Vo的一半，则 后级处理电路的运放也都选用THS3201，其基本结构也如第一级相似，电气参数也相似。 以下是信号放大的仿真结果： 图（2）1Hz、5mV信号的仿真放大结果 图（3）100MHz、5mV信号的仿真放大结果由图（2）和图（3）得出此放大电路满足本次竞赛要求。2.2 被测参数测量方法的分析2.2.1频率测量方法与分析图（4）测频电路的原理图图（5）波形仿真得到的频率测量时序图系统初始化：CLR发出清零信号，使两

8、个计数器和D触发器置零，同时D触发器通过信号ENA，禁止两个计数器计数。系统计数：令闸门信号CL为高电平，等到被测信号的上升沿通过D触发器时，Q端被置1，START变为高电平；此时，BZH和TF分别对被测信号Fx和标准频率信号Fb同时计数。当1s后，闸门信号置低，两个计数器等到紧跟其后的被测信号的上升沿到来时，通过D触发器停止两个计数器计数。允许计数的周期总是恰好等于被测信号（TCLK）的完整周期。CL的宽度以及闸门信号的随机出现时间造成的误差最多只有BCLK信号的一个时钟周期，即BZH的计数值为理想计数值。频率计算：设在一次门闸时间中对标准频率信号的计数值为Nb对被测信号计数值为Nx，误差为

9、Er,则下式成立： 测得的频率为：误差为：2.2.2周期的测量方法与分析考虑到以上测频率的方法可以得到被测信号正脉宽时的计数，如果再得到被测信号的负脉宽时的计数，就可以得到被测信号的整个周期的计数，已知标准信号频率为Fb，则被测信号的周期为：其中Tx是被测信号的周期，N1是其正脉宽计数值，N2是其负脉宽计数值。2.2.3 时间间隔测量方法与分析：对于时间间隔的测量，我们在 FPGA中加入鉴相器功能模块，其原理图和仿真波形如下图所示，鉴相器接受来自外部的两路整形后的信号。由鉴相器输出的脉冲信号的正脉宽与这两路信号的时间间隔相同，然后用上面提到的方法，测出这个正脉宽的计数，计算出计数时间，就得到了

10、要测的时间间隔，即其中Ts是时间间隔，Nh是鉴相器输出正脉宽时的计数，Fb是标准信号频率。图（6）鉴相器原理图图（7）鉴相器仿真波形图2.2.4 占空比测量方法与分析对于占空比的测量，直接应用上面测周期的方法即可，可以通过测量正反两个脉宽的计数值来获得。设BZH对正脉宽的计数值为N1，对负脉宽的计数值为N2，则周期为N1+N2，于是占空比q为 2.3 提高仪器灵敏度的措施 由于等精度测量法精度由标准频率决定，所以可以提高标准频率稳定性采用带温度补偿的有源晶振。3、电路与程序设计3.1 电路设计 系统整体框图如下：图（4）系统整体图 前端放大电路框图如下： 图（5）放大整形整体图3.2 软件设计系统软件的设计采用了自顶向下的模块化的结构方式，将各个功能模块分成独立模块，由系统的程序统一管理执行，频率测量主程序流程图见下图。图（6）系统流程图4、测试方案与测试结果4.1 测试方案及测试条件 测试方案