集成电路原理学习指南第二版

1、集成电路原理学习指南2014年1月 第2版课本数字集成电路电路、系统与设计（第二版）第一章 引论序号概念知识点和关键词掌握程度1.1抽象层次系统，模块，门，电路，器件了解和区别1.2时钟和电源最全局的连线，时钟考虑时钟偏差，电源考虑压降分布了解1.3芯片成本成品率与芯片成本的关系，芯片成本与芯片面积的关系熟悉1.4噪声源电感耦合，电容耦合，电源线噪声（不与信号成正比）了解和区别1.5再生特性反相器链的再生熟悉1.6功耗和能耗静态，动态（结合反相器中内容）熟悉1.7理想数字门VTC，内阻，外阻，扇出，噪声容限熟悉1.8数字信号的特征时间传播时延，上升和下降时间，摆幅（图1.19）熟悉1.9延时环

2、振测量传播延时了解第二章 制造工艺序号概念知识点和关键词掌握程度2.1制备典型流程光刻，氧化，掺杂，淀积，刻蚀了解2.2版图1会识别主要区域和尺寸：栅长，栅宽，接触面积，接触周长，源/漏区面积，周长，W/L比，Wp/Wn比熟悉2会识别反相器及其级联的版图（彩图6，图2.9，图5.15）熟悉第三章 器件序号概念关键词掌握程度3.1静态和动态特性的区别1 静态主要看电压电流关系2 动态主要看电容电阻熟悉3.2二极管耗尽区是形成结电容的关键了解3.3内建电势公式（3.1），一切由工艺参数决定了解3.4反偏电容公式（3.7），为非线性的，m为0.5时是突变结，小于0.5时为渐变节掌握并会定性画图3.5

3、反偏电容的线性化公式（3.10），（3.11），注意Keq和工作电压区间有关掌握3.6MOS电流方程是从栅电压导致沟道反型后的载流子密度得到了解3.7截至区 Id0 但有亚阈值电流，并为指数关系随VDS减小而滚降掌握3.8电阻区公式（3.25），VDS较小时忽略二次项，表现为线性掌握3.9饱和区公式（3.29），ID与VG呈平方关系掌握3.10速度饱和区公式（3.38）ID与VG呈线性关系掌握3.11沟道长度调制公式（3.30），进入饱和区后与VDS线性递增，其中 ID' 为刚进入饱和区时候的电流掌握3.12手工分析模型图3.23，这是以上电流公式的综合，也是一阶SPICE模型掌握3.

4、13MOS IV特性画出IV图，标出工作区，图3.24（pp 74）掌握并会定性画图3.14手工分析的局限在电阻区和过度区之间的区域偏差较大了解3.15设计测试点验证IV知道晶体管几个端口的电压，固定哪个，量哪个电流，可以提取以上列出的某个参数。掌握3.16充放电等效电阻公式（3.43） 掌握3.17沟道等效电阻（1）与W/L反比，（2）与电压有关，（3） VDD大的时候较小（饱和工作区）（4） VDD接近Vt的时候急剧增大（5） 一般使用工作区平均电阻掌握3.18电阻的近似平均电阻，并估算其误差（保守估计还是过估计）掌握3.19结构电容栅电容，覆盖电容掌握3.20沟道电容在不同工作区域的变化

5、和原因，在阈值附近最小了解3.21漏极结电容底板pn，侧壁pn掌握3.22MOSFET电容模型图3.34（pp 81）掌握3.23电容分类上图中哪些贡献输入电容，哪些贡献负载电容了解3.24源漏电阻为源区长宽比和其方块电阻的积加上接触电阻，减小这个寄生电阻的方法了解3.25电容的提取电路（CV曲线）图3.32（pp 79）了解3.26电容估算（1） 栅电容，扩散电容大致相当（定义单位NMOS和PMOS的栅电容为C）（2） 它们随沟道宽度等比增加（kC）（3） 最小晶体管C值可初略估计为1fF/um宽度（65nm工艺，宽0.1um晶体管的C值约为0.1fF）Weste，4.3.2掌握第四章 导线

6、序号概念知识点和关键词掌握程度4.1寄生参数对特性的影响延时增加，能耗分布不均，额外噪声源影响可靠性了解4.2简化的要点几个判据（pp 99）了解4.3自电容平板和边缘场电容模型，会利用表格数据计算（注意上下极板），会估计其趋势掌握4.4导线间电容会根据表格计算，区分其与互连电容的区别（例4.1）掌握4.5导线电阻会根据薄层电阻计算（薄层电阻乘以L除以W）（例4.2）掌握4.6薄层电阻工艺确定薄层电阻4.7趋肤效应高频时出现，影响电阻，进而影响RC时间了解4.8电感电容电感关系 ，和其与电磁波能量传播速度的关系公式（4.11） 了解4.9电感趋向主导电感只对低电阻信号线延时有较大影响（比如较宽

7、较厚的金属线，如时钟线，此时RC较小）了解4.10集总模型一阶RC响应的上升时间和下降时间，及其与延时的关系掌握4.11集总RC模型（1）把导线的R（例4.1）和C（例4.2）算出来，（2）利用一阶RC模型计算延时（例4.5），注意t50%=0.69RC，t90%=2.2RC（3）是一个比较保守的估计（相对分布rc来说）（4）这个方法和反相器延时的方法相似掌握4.12Elmore（1） 当有支路的时候两个端口间的等效RC（2） 特殊的树结构RC网络其实就等效分布rc线模型（见例4.6）（留意大写R和C表示的是集总，单位仍然是欧姆和法拉第，而小写r和c的单位为每单位长度电阻电容，表示分步）（3）

8、 而当把集总的导线R和C分段成r=R/L(单位长度电阻)和c=C/L（单位长度电容）的电路时，结论公式（4.16）与分布rc线相当（例4.7）了解4.13分布rc线（1） r和c都用单位长度电阻电容表示（2） 所得到的阶跃响应不再是一般RC的指数接近稳态V0(1-e-t/RC)，（3） 而是用误差函数形式（erfc）在t小于RC时（4） 或复合指数上升的形式出现在t>RC（公式4.19）（5） 上两条的RC指rc L2，指在有多长的分布线图4.15，例4.8了解（主要是注意导线较长的时候分布式rc更加准确）4.14传输线特征阻抗的概念了解4.15阻抗匹配不同终端阻抗时的特性（图4.20）

9、了解4.16损耗和展宽有损传输线影响阶跃的延时和上升和稳态电平，从码型来讲就飞行时间增加，幅度变小和码型展宽了解第五章 反相器序号概念知识点和关键词掌握程度5.1基本电路图会画，会识别掌握5.2电压传输特性会画传输特性曲线，标出特征点，并计算Vm掌握并定性画图5.3开关阈值Vm知道是联立PMOS和NMOS的电流公式，并找到输出输入电压相等时候的点，并掌握开关阈值与驱动强度的关系掌握5.4噪声容限会依据VTC计算VIH，VIL，VOH，VOL，NMH，NML（pp 136）会依据电压增益曲线得出VIH VIL掌握5.5参数变化对VTC的影响强PMOS右移，强NMOS左移动了解5.6降低VDD的影

10、响图5.12 （pp 140）了解5.7电容的计算例5.4，了解各个电容计算的方法。了解5.8传播时延一阶分析上升和下降的区别：tp=0.69RC电容，电阻其中注意HL和LH时的电阻不同 见例5.5掌握5.9时延与电压的关系图5.17 （pp 147）理解以上为期中考试所应关注内容5.10根据电阻比调PMOS NMOS的W/L 比优化时延图5.18，r为Reqp/Reqn，公式（5.26），Cw极小时等于r0.5，bopt=(W/L)p/(W/L)n 掌握5.11考虑尺寸S区分负载与自载，理解尺寸对电容电阻的影响了解5.12扇出f为门的负载自载比例f=Cext/Cint=Cext/Cg ，尺寸

11、决定电容，所以也是扇出尺寸，g为工艺决定的系数，代表自电容与栅电容的关系掌握5.13反相器链的最优尺寸设计每一级为前后级的几何平均扇出系数公式（5.35），公式（5.36） 掌握5.14最佳等效扇出图5.21（pp 152），一般取4掌握5.15上升下降时间对延时的影响输入信号斜率的增加会增大门的传播时延。进而多级门级联，信号斜率对传播时延的影响逐级增大。（图5.23）了解5.16动态功耗（1） 电源能耗为CLVDD2，存储在电容上为其一半（而与电阻无关）（2） 功耗是能耗乘以开关频率（活动性因子）（3） 在逻辑和结构抽象层次上减少翻转活动性有利于减少功耗了解5.17直流通路引起功耗图5.30

12、，非零的上升下降时间造成过渡期间VDD和GND之间的短期直流通路了解第六章 组合逻辑电路设计序号概念知识点和关键词掌握程度6.1互补逻辑（1） PMOS构成上拉网络（PUN），NMOS构成下拉网络（PDN）（2） N输入所需晶体管数目为2N掌握6.2De Morgan与的反等于反的或，使得PUN和PDN对偶掌握6.3互补CMOS复合门设计综合课本，例6.2掌握6.4互补CMOS静态特性（1） 输入模式相关的VTC（2） 分清楚强弱驱动（并联晶体管单个或同时开启）（3） 注意中间节点的影响（4） 注意串连晶体管时引起阈值的变化（5） 模式相关VTC造成噪声容限也输入模式相关掌握6.5组合逻辑的等

13、效RC模型（1） 只包含开关和电阻的模型（2） 包含开关，电阻，和电容的模型（3） 使用模型找到关键路径掌握6.6输入模式相关的传播延时（1） 某个输入模式造成翻转时的CL充放电电阻和电容通常不一样（2） 中间结点的电荷状态跟反转前的输入状态有关（3） 冲放电时注意对应的互补电路，可能因驱动强度不同而造成时延的微小不同（4） 与VTC分析有很多类似的地方掌握6.7上拉和下拉网络的电阻匹配电阻匹配，按要求使得关键链路上的电阻和单位反相器一样掌握6.8互补CMOS特点（1） 简单有效（2） 复杂性随扇入（输入个数N）增加，需要2N个晶体管（3） 本征传播时延随扇入增加（4） 串联晶体管影响门时延了

14、解6.9大扇入设计技术（1） 调整晶体管尺寸（2） 从输出到轨线逐级加大串联晶体管尺寸（3） 重新安排输入（需要模块的信息）（4） 重组逻辑结构了解6.10门的本征延时在负载只包含自身寄生电容时的时延6.11门的逻辑努力门的某个输入电容与单位反相器的电容比6.12延时与扇出的关系tp=tp0(p + g f)，（公式6.6，这里我们一般认为g=1）tp0为单位反相器的时延（负载为3C）p为归一化本征时延（与标准反相器比较）g为逻辑努力f 为电器努力6.13运用逻辑努力设计级联逻辑电路中门的尺寸以达到最小时延（我们暂时不考虑分支情况）例6.6掌握6.14逻辑门中的功耗与反相器相似，与CL，VDD

15、和反转概率有关了解6.15反转概率翻转概率与逻辑功能和输入信号的统计特性密切相关，在模块和系统抽象层面需要考虑了解6.16动态和虚假反转不考6.17降低开关活动性技术不考6.18有比逻辑使用静态负载（电阻，接地PMOS等）实现上拉网络。而下拉网络和互补逻辑一致。掌握电路图6.19上拉器件的尺寸对有比逻辑性能的影响图6.28了解6.20差分电压开关用于消除静态功耗，同时利用差分输入和输出，布线的加倍是缺点了解6.21传输管逻辑传输管电路的电压摆幅问题掌握6.22差分传输管逻辑掌握电路图6.23传输门逻辑并联PMOS和NMOS解决电压损失问题掌握6.24传输门实现多路开关（1） 电路图为两个传输门

16、输出接到一个反相器（2） 两传输门的逻辑互补（只有一个导通实现选路）（3） 与互补逻辑比较，减少了晶体管个数掌握6.25传输门实现XOR不考6.26传输管传输门的动态特性不考6.27传输门链不考6.28动态CMOS的基本原理（1） 电路图上分为预充电管，下拉网络和求值管（2） 过程分为预充电和求值阶段（3） 是无比逻辑（4） 只有动态功耗掌握电路图6.29动态逻辑的速度降低了逻辑努力，速度快，特别是tpLH=0了解6.30动态逻辑的功耗不考6.31信号完整性问题不考6.32多米诺逻辑不考第七章 时序逻辑电路设计序号概念知识点和关键词掌握程度7.1时序逻辑的基本概念与组合逻辑的区别，寄存器和锁存

17、器的区别（时序图）7.2时序逻辑的几个时间定义不考7.3存储单元分类前台后台，动态静态了解7.4双稳态锁存器原理，稳态和亚稳态工作点，反馈环路了解7.5多路开关锁存器结构，电路实现（传输门和反相器）掌握7.6传输管锁存器结构，电路实现了解7.7边缘触发寄存器主从结构，实现，时序图，使用传输门多路开关寄存器掌握7.8静态SR触发器基于NOR们的SR触发器掌握第八章 数字IC的实现策略序号概念知识点和关键词掌握程度8.1处理器的组成结构图8.2，控制，存储器，数据通路，输入/输出，互联了解8.2片上系统的组成结构处理器，接口，总线，存储器了解8.3数字电路实现方法分类图8.5大类：定制和半定制半定

18、制中：基于单元的和基于阵列的基于单元的分为：标准单元和编译单元，宏单元基于阵列的氛围：预扩散（门阵列，门海），和预布线（FPGA）了解8.4标准单元（1） 固定的双轨距离（2） 布线的挑战了解8.5编译单元自动生成单元的版图和布线了解8.6宏单元，巨单元，专利模块构造子系统了解8.7半定制设计流程图8.16掌握流程8.8预扩撒阵列结构和原理了解8.9阵列连线方法连线实现某个门逻辑（和组合逻辑一样）掌握8.10预布线阵列FPGA，PLA，PROM，PAL了解8.11编程的存储技术（1）熔丝型和反熔丝型（2）非易失型（）（3）易失型或RAM型FPGA了解8.12 预布线的阵列型（1）即阵列型可编程逻辑PLA，PLD（2）包括AND阵列，OR阵列，分别可以是固定的或可编程的。（