三位二进制同步加法计数器的设计

1、1三位二进制同步加法计数器的设计（1.1 课程设计的目的：1、了解同步加法计数器工作原理和逻辑功能。2、掌握计数器电路的分析，设计方法及应用。3、学会正确使用JK触发器。1.2 设计的总体框图：000, 111)CP输入计数脉冲1.3设计过程:1状态图：3位二进制同步加法计数器图1.1六进制加法器送给高位的进位信号14图1.2六进制加法状态图时序图:CRQ2：QoY:图1.3六进制加法的波形图3选择的触发器名称：选用三个CP下降沿触发的边沿JK触发器74LS112 输出方程：n _ nY=Q2 Qi4状态方程:Q20XXX010100011101110XXX001000111101图1.5六进

2、制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图6由卡诺图得出状态方程为:Q2n+1=Q1n Q2n + Q1n Q0n Q2nI Q0n+1=Q0nnJ1 = Q0Jo =1驱动方程：J J2 = Q1n Q0nK2= Q1nK1 = Q2n Q 0nKo=17.检查能否自启动:/0/1111000001 （有效状态）图1.8检测能否自启动1.4 设计的逻辑电路图:二:圾RIOhR111illMNU1ACP矶S'7芯12DML J1W-U5AIF图1.9六进制加法计数器的电路图1.5 设计的电路原理图:U301>±cuc- ix - U-1Q- -&MB

3、-E京国JEMJ比可 yccc,-p- X £ £ i"/LKtx墨 g74LS142D 74L5112D图1.10六进制加法计数器的原理图1.6 实验仪器:(1)数字原理实验系统一台集成电路芯片：74LS08一片 74LS00一片 74LS112三片1.7 实验结论：经过实验可知，满足时序图的变化，且可以进行自启动 实验过程中很顺利，没有出现问题。2串行序列信号检测器的设计（检测序列0111）2.1 课程设计的目的：1、了解串行序列信号检测器的工作原理和逻辑功能2、掌握用行序列信号检测器电路的分析，设计方法及应用。3、学会正确使用JK触发器。2.2 设计的总体框

4、图：用行序列信号检测器CP yY输入脉冲用行序列输出图2.1信号检测器2.3 设计过程：1原始状图：0/0图2.2信号检测器的原始状态图图2.3最简原始图表1-1现态输入输出次态S000S1S010S0Si00S1Si10S2S00S1S210S3S300S1S311S03进行状态分配，画出二进制数编码后的状态图：(1)进行状态编码，取So=00Si=01S2=10S3=11(2)码后编的状态图:0/011图2.44选择的触发器名称：选用两个CP下降沿触发的边沿JK触发器74LS1125采用同步的方案即取：CPo=CPi=CP6输出方程：n八nY=xQ i Qo7状态方程：X011000110

5、0000000000111100图2.6申行序列信号检测器的次态卡诺图00000O000011110图2.7Q1n+1的卡诺图8由卡诺图得出状态方程为:Qin+1= X Qi Qin+ Qon QinXQ0n+1= X Qin Qon + X Qon9驱动方程:广 J1 = X Qon"jo= X QinKi =X QonKo = X2.4 设计的逻辑电路图:ii2.5设计的电路原理图:19vccU3 , p5VVCC州伟J2T . f Jd 史 1 i74LS112DJ3II . . , ,tt韭站醒JB帖4 u - - -1-B WA'E'w 做 i 上 lx f- 4C t-”锄M醒述范寅 y - - 且1.YA E ¥剧 i 1 X £ 2 ! tamt7i- I- I 4A2.6实验仪器:(1)数字原理实验系统一台1社 elk- mIX 社ELSH4CU城国加酬力.a i. .4Vi,直c 3,ZX秋一 "小-WTO , 1 4Q小Ju1141 集成电路芯片：74LS00 一片74LS08 一片74LS04三片74LS11 一片2.7实验结论:经过实验后可知，满足设计效果。W 0.5W74LS112 两片参考文献1余孟尝.数字电子技术基础简明教程.高等教育出版社，出版年：2007年12月2吴翔.苏