基于NCO Compiler的2FSK调制电路设计

1、电信学院-DSP课程设计DSP课程设计 题 目 基于NCO Compiler的2FSK调制电路设计 学 院 电子信息与电气工程学院 姓 名 刘 平 20121060243 郭雪峰 20121060202 班 级 12级电信二班 提交日期 摘要文章讨论了 基于 FPGA 实现2FSK的调制与解调。在simulink中仿真验证。同时用FPGA设计FSK 是数字通信重要的方法之一，它具有实现方便 、 抗噪声和抗衰减等一系列优点，因此，在中低速数据通信系统中得到了广泛的应用。因此，本文设计用NCO Compiler来设计2FSK调制电路FSK 调制解调。关键字: FPGA NCO DDS FSK调制

2、simulink目 录0 引言11、设计的目的及要求12、设计方案12.1 设计流程图13、设计单元电路23.1选择模块23.2 IP核23.3显示模块53.4 IP核输出转换53.5导出HDL语言63.6EDA下建立工程63.7EDA原理引脚图73. 8EDA编译下载74、总电路原理图85、编译调试96、结论109参考文献10100 引言数控振荡器 (NCO - Numerically Controlled Oscillator) 的目标是产生一个理想的正弦波或余弦波 ,更确切地说是产生一个频率可变的正弦波样本 在软件无线电中 ,它是决定数字下变频器的主要因 素NCO是DDS的核心部分，因此

3、 本文设计根据 NCO IP核的基本原理 设计方案 ,实现了 DDS、FSK调制，并在EP3C55F484C8上实现。 1、设计的目的及要求利用Altera公司提供的DDS IP核NCO Compiler来设计2FSK调制电路2、设计方案 方案：现在MATLAB 中建立仿真模型，并利用软件的示波器观察，当输出波形正确时，用Signal Compiler来导出VHDL语言，在Quartus II 9.0 下建立工程，设计顶层原理图，编译、连接、下载到FPGA中，用示波器观测波形。2.1 设计流程图设计流程如见 图2-1双踪示波器载波产生模块调制波形产生模块频率f1波形频率f1波形控制模块DAC图

4、2-1 设计流程图3、设计单元电路3.1选择模块选择模块间图3-1图3-1 选择模块 原理如图3-1,此模块的主要功能为控制载波输出两种波形：当比较器输大于设定的常数时，选择输出1，否则输出0，这样就选择输出了一个脉冲波形，从而控制选择器给IP核送不同的频率控制字，从而控制IP核输出两种不同频率的波形。输出的控制波形图为如图23.2 IP核IP核设计见图3-2图3-2 IP核关于IP核的设计为本文的核心部分，本文参考的是altera公司给出的使用手册ug_nco.pdf，其参数设置见图3-3：1.Parameters 图3-3 1.ParametersGeneration Algorithm

5、运算法则 此项为 Multiplier-BasedPhase Accumulator Precision 相位控制设定 为15位 以及其它的设置Clock Rate 时钟频率 设置为20MDesired Output Frequency 输出的频率为 1MPhase Increment Value 相位增加值 2.Implementation Tab - Multiplier-Based Algorithm 中Implementation参数设计见图3-4图3-4 Implementation其参数设置为选择 有频率和相位控制Phase Modulation Input Frequency M

6、odulation input 对应的选中 Outputs 选为 Single Output Device Family Cyclone III Nimber of Channels 13. Resource Estimate 见图3-5图3-5 Resource Estimate这个选项里主演展示的是参数的设置，有选项1和选项2共同控制3.3显示模块见图3-6图3-6 显示模块此模块为示波器 显示MATLAB Simulink 仿真。波形如下3-7图3-73.4 IP核输出转换因为NCO IP核输出的是有符号的波形，需要将其转换外无符号数，给8位的DAC转换，具体模块见图3-8图3-8 转换

7、模块3.5导出HDL语言更改环境变量，使Quartus II 9.0 可以打开MTLAB下的程序，打开需要转换的文件，修改参数，EP3C55F484C8，Cyclone III，导出文件成功。 见图3-9。图3-9 导出文件3.6EDA下建立工程在Quartus II 9.0 (32-Bit)下新建工程，命名为IP，选择期间类型为图3-9，添加导出文件在这个工程中，注意要删除扩展名为.tb 的两个调试文件。然后创建顶层原理图文件，在这个期间，为了让DSP芯片工作正常的吧需要的波形显示到示波器上，需将时钟20M频率分到2M，编译如下图3-10图3-10编译3.7EDA原理引脚图引脚分配 PIN_

8、G21 -to Clock，PIN_AA3 -to aclr；PIN_V5 -to Output17；PIN_V3 -to Output16PIN_R2 -to Output15；PIN_P4 -to Output14；PIN_R3 -to Output13PIN_R4 -to Output12；，PIN_T5 -to Output11；PIN_V4 -to Output10PIN_W13 -to Output23. 8EDA编译下载编译下载 见3-11-1和图3-11-2值得注意的是在用示波器观测的时候不能讲图3-11-2断开。图3-11-1下载图3-11-2链接试验箱4、总电路原理图仿真见 图4-1仿真图 4-1EDA图 见4-2图4-2EDA图5、编译调试 在此过程中，我们最初设置IP核的参数，参照官网的数据手册，修改参数，通过向老师和同学咨询，在这个过程中遇到IP和参数设置后重新修该出错。原因是必须在Quartus II 9.0打开。仿真是示波器的波形不对，通过修改仿真时间和示波器的现实时间来实现正确的波形。集体见图5-1、图5-2和图5-4图5-1仿真波形图5-2 示波器波形图5