2014年数字逻辑电路指导书

1、实验一门电路逻辑功能及测试.实验目的1 .熟悉门电路逻辑功能2 .熟悉数字电路学习机使用方法.实验仪器及材料1.DVCC-D2JH通用数字电路实验箱2.器件74LS00二输入端四与非门1片74LS08二输入端四与门1片74LS86二输入端四异或门1片74LS32二输入端四或门1片2、按附录中引脚图接线,分别验证或门74LS32、与门74LS08、异或门74LS86的逻辑功能3、信号对门的限制作用利用与非门限制输出.TLFLS0&用一片74LS00按图接线,S接任一电平开关,用发光二极管观察S对输出脉冲的限制作用.四.实验报告1 .按各步聚要求填表.2 .答复下列问题：(1)怎样判断门电路逻辑功

2、能是否正常？(2)与非门一端输入接连续脉冲,其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？实验二组合逻辑电路(半加器、全加器及逻辑运算)一、实验目的1、掌握组合逻辑电路的功能测试2、验证半加器和全加器的逻辑功能二、实验器件74LS00二输入端四与非门1片74LS86二输入端四异或门1片74LS32二输入端四或门1片74LS08二输入端四与门1片三、实验内容1、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能.根据半加器的逻辑表达式可知,半加器Y是A、B的异或,而进位Z是A、B相与.故半加器可用一个集成异或门和二个与非门组成如右图(1)在学习机上用异或门和与门接成以上电路.A、

3、B接电平开关Y、Z接电平显示.(2)按下表要求改变A、B状态,填表输入端A0101B0011输出端YZ2、测试全加器的逻辑功能.(1)按右图接线,A、B、C接电平开关,SO、C接发光二极管(2)按下表要求改变A、B、C状态,填表ABCSOCO000001010011100101110111四、实验报告(1)按要求填表(2)分析如何使用适当的门电路实现半加器与全加器的功能实验三译码器、数据选择器和总线驱动器、实验目的1、熟悉集成译码器.2、了解集成译码器应用.、实验仪器及材料74LS1383-8线译码器2片74LS153双4选1数据选择器1片74LS244单向三态数据缓冲器1片74LS245双向

4、三态数据缓冲器1片74LS20四输入端二与门1片三、实验内容1、译码器功能测试图3.1为38线74LS138引脚图.表3.1为74LS138功能表,其中A2、A1A0为地址输入端,YY7为译码输出端,S1、S2、S3为使能端.表3.1为74LS138功能表,当S1=1,S2+S3=0时,器件使能,地址码所指定的输出端有信号为0输出,其它所有输出端均无信号全为1输出.当S1=0,S2+S3=X时,或S1=X,S2+S3=1时,译码器被禁止,所有输出同时为1.1612345615VccA0Y0A1Y1A2Y2Y3Y4S3Y5S2Y6S1GNDY7图3.138线译码器74LS138引脚图排列表3.1

5、输入输出SS2+S3AA1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111102、用一片74LS138和适当的与非门实现全减器的功能(1)写出全减器的真值表(2)画出实现其功能的逻辑电路图3、用两片74LS138组合成一个4-16线译码器,理解3.2电路接线图,并进行实验验证逻辑功能Y0Y7Y8Y15nY0Y1Y2Y3Y4Y5Y6丫7Y0Y1Y2Y3Y4Y5Y6Y774LS138(1)74LS138(2)

6、A0A1A2S1S2S3+5VA0A1A2S1S2S3D0D1D2D4图3.2用两片74LS138组合成4/16译码器4、数据选择器的测试及应用(1)将双4选1数据选择器74LS153参照图3.3接线,测试其功能并填写功能表.(2)用双4选1数据选择器74LS153实验全加器a写出设计过程b画出接线图c验证逻辑功能161514131211109IVcc2SAo2D32D22D12D02Q74LS1531A11D31D21D11Do1QGND12(34567H图3.374LS153引脚功能SAAQ1XX0000D001D010D011Ch输入输出5、总线驱动器74LS244、74LS245逻辑功

7、能测试74LS244是8路3态单向缓冲驱动,也叫做总线驱动门电路或线驱动.它有8个三态驱动器,分成两组,分别由限制端1G和2G限制,可以增加信号的驱动水平,其引脚图与功能表如下：下一IA1一1219二岳2Y4318-1YI1A2,4172A42Y3一5161Y21A3674LS2442A32Y2一7141Y31A481312A22Y1一9121Y4GND10112A1输入输出GAYLLLLHHHXZ74LS245为双向三态数据缓冲器,可以双向传输数据,具有双向三态功能,既可以输出,也可以输入数据,内部有16个三态驱动器,每个方向8个其中G为限制端,DIR端限制驱动方向.当G=0时：DIR=1数

8、据方向从左到右输出允许DIR=0数据方向从右到左输入允许74LS245引脚图与功能表如下：DERA0*A12193,16417516674LS245I,7148139nion二B2四、B3实验二B5报告1.画出实输入数据传送力向A3一A4A5A61A7一GND-GDIRLLBfALHAfBHX高阻状态验内容要求的接线图2.总结译码器和数据选择与总线驱动器的使用体会实验四时序逻辑电路触发器一、实验目的1、熟悉并掌握R-S,D触发器的构成,工作原理和功能测试方法2、学会用D触发器构造存放器、加1、减1计数器的方法.二、实验器件74LS00二输入端四与非门1片74LS74双D触发器1片74LS112

9、双下降沿JK触发器1片三、实验内容1、根本R-S功能测试：两个TTL与非门首尾相接构成的根本R-S的电路如下图1试按下面的顺序在Sd,Rd端加信号：观察并记录Q、Q端的状态.将结果填入下表中,并说明其功能？QQSd=0Rd=1Sd=1Rd=1Sd-1Rd=0SdRdQQ逻辑功能01111011Sd-1Rd=1(2)当Sd,Rd都接低电平时,观察Q、Q端的状态.当Rd,Sd同时由低电平跳为高电平时,注意观察Q、Q端的状态,重复35次看Q,Q端的状态是否相同,以正确理解“不定状态的含义.2、维持一一阻塞型D触发器功能测试双D型正边沿维持一一阻塞型触发器74LS74的逻辑符号如下图.图中Sd,Rd端

10、为异步置1端,置0端(或称异步置位,复位端).CP为时钟脉冲端.试按下面步骤做实验：按图接线,改变输入端Sd、Rd、CP、D端,观察并记录输出端Qn、Qn-1的状态并填表.SdRdCPDQnQn-12Rd,iDQQ501XX013.610XX014Qd11T004111T10D触发器逻辑符号3、负边沿J-k触发器功能测试双J-K负边沿触发器74LS112芯片的逻辑符号如图4.3所示.自拟实验步骤测试其功能,并将结果填入表4.3中.假设令J=K=1时,CP端加连续脉冲,用双踪示波器观察QCP的波形,和DFF的D和Q端相连时观察到的Q端的波形相比拟,有何异同点?Rd15SdRdCPJK-nQ-n+

11、1Q01XXXX10XXXX110X0111X011X0111X11表4.34、触发器功能转换Sd4图4.3J-KFF逻辑符号(1)分别将D触发器和J-K触发器转换成T触发器,列出逻辑表达式,画出实验电路图(2)接入连续脉冲,观察各触发器CP及Q端波形,比拟两者关系.四、实验报告1、整理实验数据并填表.2、写出实验内容3、4的实验步骤及表达式3、画出实验4的电路图及相应表格.实验五存放器及其应用、实验目的通过实验进一步熟悉存放器的工作原理,熟悉和了解存放器芯片的功能测试及其应用电路.学会正确使用集成存放器的电路.、实验仪器及材料74LS19474LS0074LS3734位双向移位存放器四2输入

12、与非门8D型锁存器三、实验内容1、移位存放器功能测试4位双向移位存放器74LS194芯片的逻辑符号如图5.1所示.芯片具有下述功能：.具有4位串入、并入与并出结构.脉冲上升沿触发；可完成同步并入,串入左移位、右移位和保持等四种功能.有直接清零端Cr图中D0D3为并行输入端,Q0Q3为并行输出端；Dsr,Dsl为右移,左移串行输入端；Cr为清零端；MB、MA为方式限制,作用如下：MBMA=00保持MBMA=01右移操作MBMA=10左移操作MBMA=11并行送数图574LS194逻辑符号熟悉各引脚的功能,完成芯片的接线,测试74LS194的功能,并将结果填入下表中.表5.1crMbMaCPDsr

13、Dsld0d1d2d3Q0Q1Q2Q30XXXXXXXXX1XX0XXXXXX111TXXd0d1d2d3101T1XXXXX101T0XXXXX110TX1XXXX110TX0XXXX100XXXXXXX2、移位存放器的应用74LS194芯片构成的8位移位存放器用两片74LS194芯片构成的8位移位存放器电路如下图.当MbMa的取值分别为00,01,10,11时逐一检测电路的功能,结果列成功能表的形式.8位移位存放器3、验证8D锁存器的逻辑功能74LS373是一种带输出三态门的8D锁存器,其芯片引脚图如下列图LS878引脚困Vcc8Q8E7D7Q646D50蚓GJiIJ.IJill20E91

14、81716IS141312U74LS87fl1.2345fi7810JilliTlTTCE10ID2D24343U4D4QGND其中：1D8D为8个输入端；1Q8Q为8个输出端G为数据打入端：当G为“1是,锁存器输出状态1Q8Q同输入状态1D8D当G由“1变“0,数据打入锁存器中.OE为输出允许端：当OE=0时,三态门翻开;当OE=1时,三态门关闭,输出呈高阻.其功能表如下:GOEDnQnHLHHHLLLLLXQXHXZ实验六计数器MSI芯片的应用、实验目的学会正确使用计数器芯片,熟悉和了解其应用电路.、实验仪器及材料TTL芯片:74LS160/161十进制/十六进制同步计数器74LS00四2

15、输入与非门74LS20四输入双与非门三、实验内容1、计数器芯片74LS160/161功能测试74LS160为同步十进制计数器,为同步十六进制计数器.带直接去除端的同步可预置数的计数器74LS160/161的逻辑符号如图6.174LS161所示：191526543图6.174LS160/161逻辑符号置数端清零端S1S2QccD0,D1,D2,D3QD,QC,QB,QALDCr工作方式端进位信号数据输入端数据输出端完成芯片的接线,测试74LS160或74LS161芯片的功能,将结果填C?S1S2LDCP芯片功能0XXXX1XX011111011X1X01X表6.174LS160/74LS161功

16、能表入表6.1中3、任意进制计数器设计方法采用脉冲反应法称复位法或置位法.可用74LS160/74LS161组成任意模M计数器.图A.B是用74LS161实现模6计数器的两种方案.图A采用复位法.即计数计到M异步清0.图B采用置位法.即计数计到M-1异步置0.图A图B当实现十以上进制计数器时可将多片级连使用.图6.2是60进制计数的一种方案,两片74LS160芯片构成的同步六十进制计数电路如图6.2所示.1按图接线.用点动脉冲作为CP的输入,74LS160II、I的输出端QD、QC、QB、QA分别接学习机上七段LED数码管的输入端.观察在点动脉冲作用下,数码管显示的数字变化.2图6.2接线是否

17、正确,假设不正确如何改正,并分析为什么？&图6.2六十进制计数电路3、除图6.2所示六十进制计数电路之外,请用两片74LS161芯片实现六十进制计数电路.试画出电路接线图,并用实验验证其功能.附录IDVCC-D2J敞字电路实验箱电源：输入：AC220V10%输出：DC5V/3A,DC12V/0.5A 单脉冲：有四路单脉冲电路,每路产生一个宽的正单脉冲和一个窄的正单脉冲,其中二路在产生正脉冲的同时还产生一个负脉冲.宽单脉冲的和负脉冲的宽度与按下按键的时间一致,窄单脉冲宽度与输入的时钟信号相等.按下一个按键,能够在四个输出上各产生一个窄单脉冲,四个单脉冲依次相差一个时钟周期. 固定脉冲：有9路固定

18、频率的方波1HZ、10HZ、100HZ、1KHZ、10KHZ、50KHZ、100KHZ、500KHZ、1MHZ 连续脉冲：可产生10HZ10KHz连续可调方波.16位开关量输入区：可输出“0“1电平,同时带有电平指示,当开关置“1电平时,对应的指示灯亮,开关置“0电平时,对应的指示灯灭,开关状态一目了然.16位开关量输出区：由红、绿、黄、白16只LED及驱动电路组成.当正逻辑“1电平输入时LED点亮,反之LED熄灭. 数字显示：由6位7段LED数码管及二一十六进制译码器组成.供数字钟日历等实验显示. 小喇叭及驱动电路.提供时钟报时、报警、音乐用等发声装置. 四组BCD码拨码盘,可产生四组BCD码数字信号.液晶显示频率计：用作频率测量.(ID分立元件区：提供电阻、电容接插区,方便扩展(12)面包板：提供16只IC园孔插座(2只8芯,8只14芯,6只16芯,4只20芯),另提供一个40芯的锁紧插座,用于局部扩展实验,如A/D或D/A等.(13)电位器组：内置10K、22K、100K电位器,作可变电阻用附录n常用集成电路引脚图1.74LS00Vcc4B4A4Y3B3A3Y1A1B1Y2A2B2YGND3.74LS04Vcc6A6Y5A5Y4A4Y1A1Y2A2Y3A3YGND2.74LS02V