一个典型的嵌入式系统设计和实现

1、关键字：嵌入式系统设计ARMFPGA多功能车辆总线MultifunctionVehicleBus在计算机、互联网和通信技术高速开展的同时,嵌入式系统开发技术也取得迅速开展,嵌入式技术应用范围的急剧扩大.本文介绍了一种基于ARMF口FPGA从软件到硬件完全自主开发多功能车辆总线(MultifunctionVehicle芯")MlVB?B嵌入式系统的设计和实现.系统设计和实现通常来说,一个嵌入式系统的开发过程如下：1 .确定嵌入式系统的需求；2 .设计系统的体系结构：选择处理器和相关外部设备,操作系统,开发平台以及软硬件的分割和总体系统集成；3 .详细的软硬件设计和RTL代码、软件代码开

2、发；4 .软硬件的联调和集成；5 .系统的测试.一、步骤1:确定系统的需求：嵌入式系统的典型特征是面向用户、面向产品、面向应用的,市场应用是嵌入式系统开发的导向和前提.一个嵌入式系统的设计取决于系统的需求.1、MVB总线简介列车通信网(TrainCommunicationNetwork,简称TCN是一个集整列列车内部测控任务和信息处理任务于一体的列车数据通讯的IEC国际标准(IEC61375-1),它包括两种总线类型绞线式列车总线(WTB和多功能车厢总线(MVB).TCNft列车限制系统中的地位相当与CAN总线在汽车电子中的地位.多功能车辆总线MVB1用于在列车上设备之间传送和交换数据的标准通

3、信介质.附加在总线上的设备可能在功能、大小、性能上互不相同,但是它们都和MVB总线相连,通过MVB总线来交换信息,形成一个完整的通信网络.在MVBS统中,根据IEC-61375-1列车通信网标准,MVB总线有如下的一些特点：拓扑结构：MV亮线的结构遵循OSI模式,吸取了ISO的标准.支持最多4095个设备,由一个中央总线治理器限制.简单的传感器和智能站共存于同一总线上.数据类型：MV亮线支持三种数据类型：a.过程数据：过程变量表示列车的状态,如速度、电机电流、操作员的命令.过程变量的值叫过程数据.它们的传输时间是确定的和有界的.为保证这一延迟时问,这些数据被周期性地传送.b.消息数据：消息被分

4、成小的包,这些包分别被编号并由目的站确认.消息包及与之相关的限制数据形成消息数据.消息数据以命令方式传输.功能消息被应用层所使用；效劳消息用于列车通信系统自身的治理等.c.监视数据：是短的帧,主设备用它作同一总线内设备的状态校验、联机设备的检测、主权传输、列车初运行和其它治理功能.介质访问形式：MV亮线支持RS48琏同介质和光纤.其物理层的数据格式为1.5Mbps串行曼彻斯特编码数据.MVB勺介质访问是由总线治理器BA进行治理的,总线治理器BA是唯一的总线主设备,所有其它设备都是从设备.主设备根据某种预定的顺序对端口进行周期性轮询,在周期的间隔中,主设备转而处理偶发性请求.可靠性举措：MV筋错

5、举措包括发送的完整性：链路层有扩充的检错机制,该机制提供的汉明码距为8,可检测位、帧和同步错误.故障的独立性：通常对铜介质进行完全双份配置,以保证设备故障的独立性.发送的可用性：可用性可以通过介质冗余、电源冗余、治理器冗余等举措得以提Mi.2、MVBS统的根本需求如下：a.完全与IEC-61375-1(TCN)国际标准兼容,支持MV亮线定义的三种数据类型过程数据,消息数据,监视数据.b.系统可配置成为：i.总线治理器(BA»功能ii.总线治理器(BA»功能和通信功能iii.独立的通信功能c.采用ARM7TDM®处理器d.采用实时操作系统e.供TCN的实时协议栈协议

6、RTPf.支持4096逻辑端口的过程数据g.支持与上位PC104主机的双口RA频口h.输入电压5Vi.工作环境温度：40c75c3、其他需求多功能车辆总线MV薛统与用户的列车限制系统同步设计,有着严格的时间限制.二、步骤2:设计系统的体系结构,协同分配硬件/软件方面的要求嵌入式系统包含硬件和软件两局部：硬件架构上以嵌入式处理器为中央,配置存储器、I/O设备、通信模块等必要的外设；软件局部以软件开发平台为核心,向上提供给用编程接口API,向下屏蔽具体硬件特性的板级支持包BSP嵌入式系统中,软件和硬件紧密配合,协调工作,共同完成系统预定的功能.根据OSI的七层模型可以确定链路层和物理层由硬件实现,

7、其他各层由软件实现,如图1.Mq&s-ag6>sapictHKxiIj,winterTiiu-ANi.?ofigureunlea>-TrampsL刖门mrfMSApipIkMQtonLaytrhardware(prawntauon)MUiontPl-hinfclay«rliilerfape*lmi-M«ugoiHOa4a,UnlcLay4rBfMIfNWlllflLMfOrt图1:MVB勺OSI模型和MVBS统软硬件划分.1、嵌入式操作系统选择：通常而言,为一个嵌入式系统选择操作系统要考虑如下几个因素: 操作系统支持的微处理器 操作系统的性能 操作系统的

8、软件组件和设备驱动程序 操作系统的调试工具,开发环境、在线仿真器(ICE)、编译器、汇编器、连接器、调试器以及模拟器等等 操作系统的标准兼容性 操作系统的技术支持程度 操作系统是提供源代码还是目标代码 操作系统的许可使用情况 操作系统的开发者声誉状况根据系统的需求和以上的原那么,在MV晾统中采用了Vxworks实时操作系统,VxWorks是风河公司(Windriver)开发的实时操作系统之一,以其优秀的可靠性、实时性及内核的可裁减性,被广泛应用于通信、军事、航天、航空、工业控制等关键行业领域,其开发环境为Tornadoo2、处理器的选择：在为嵌入式系统选择处理器时需要考虑以下几个方面： 性能：

9、处理器必须有足够的性能执行任务和支持产品生命周期. 工具支持：支持软件创立、调试、系统集成、代码调整和优化工具对整体工程成功与否非常关键. 操作系统支持：嵌入式系统应用需要使用有帮助的抽象来减少其复杂性. 开发人员过去的处理器经验：拥有处理器或处理器系列产品的开发经验可以减少可观的学习新处理器、工具和技术的时间. 本钱,功耗,产品上市时间,技术支持等等在本系统的设计中,综合以上各方面的因素,考虑到处理器性能,操作系统支持以及列车上严酷的工业环境等等,在MV陈统中选用了ATMELffl于工业限制领域的工业级的AT91系歹UARMtt理器AT91M40800它是基于ARM7TDMI核,内含高性能的

10、32位RISC处理器、16位高集成度指令集、8KB片上SRAM可编程外部总线接口(EBI)、3通道16位计数器/定时器、32个可编程I/O口、中断控制器、2个USART可编程看门狗定时器、主时钟电路和DRAMJ序限制电路,并配有高级节能电路；同时,可支持JTAG调试,主频可到达40MHz3、相关外部设备的选择：在确定操作系统和处理器之后,就可以确定相关的外部设备,如FLASHRAM串口等等.在MVBK统中,MVB空制器MVBC(MultifunctionVehicleBusController)是一个MVEfe路和实际的物理设备之间的接口限制器,它的主要功能是实现MVB总线信号与数据帧的编解码

11、,纠错等功能,是本系统中要实现的关键的硬件模块.由于系统规模,上市时间等方面的要求,系统暂时不考虑ASIC实现,因此在MVBS统中用FPG林实现这个关键模块,FPGA是ASIC最灵活和最合算的替代方案.考虑到系统需求与FPG%源,本钱,供货情况等因素,最终选择了Altera公司的Cyclone系列FPGA,其开发工具是QuartusII.4、MVBS统架构由以上的需求分析和选型,完整的系统硬件架构和软件架构如图2图3所示图2:MV薛统的硬件架构图3:MV薛统的软件架构其中,处理器和MVBC®过TrafficMemory(TM进行通讯数据交换,所有软件和MVBCE交换的限制信息和数据都

12、可以在TM地址空间中找到,这个地址空间对处理器和MVBCTB是可访问的.其示意图4如下图4：TrafficMemoryo三、步骤3:详细的软硬件设计和RTL代码、软件代码开发在系统架构确定的根底上,详细的软硬件设计就可以开始了.1、硬件设计硬件设计设计包括了MVB空制器的FPG敏计和MVB总线系统的板级设计,其中关键的MVB空制器的设计如图5如下图,MVB空制器包含以下功能模块： 编码器：广生曼彻斯特编码,传送数据帧 发送缓冲区：作为要发送的数据和CRC佥测值的缓冲区 译码器：接收、图5:MVB空制器的框图.点击放大该图Li.Zin1i!i曼彻斯特译码,数据提取、数据错误检测 接收缓冲区：作为

13、接收端数据和CRM果的缓冲区 报文分析单元：检测主帧和从帧超时,帧误检测、错误状态报告 状态限制存放器：MVBCE置 主控单元：支持MVBm为主设备或者从设备工作,支持队列消息传送 设备地址读取和储存单元：硬件定义的设备地址可以被不同的值覆盖 地址逻辑：把CPUtMVB呐部存放器进行访问的输入地址进行解析；广生MVBCJ问TM的输出地址 总线复用、转换单元：处理MVB呐部的数据传送 中断逻辑：支持16种中断源； 通用定时器：两个定时输出信号,可提供给系统同步使用 时钟产生电路：产生所有MVBCX作的时钟和计数器2、软件设计由于在MVBS统中,过程数据,消息数据,监视数据是三种不同的通讯机制,因

14、此,MV陈统软件的用息黠厘盘决用户应用里烧aejsfc5M逆图6:MVBS统软件模块模块设计如图6.四、软硬件的联调和集成下面,以一个简单的例子来说明MVBS统的软硬件的集成和验证.过程数据在MVBS统中是周期性发送的数据,其在本系统中的通讯机制如下：对于发送方,用户应用模块将一个端口的过程变量发送给过程数据处理模块,过程数据处理模块根据逻辑端口的设置定时通过链路层接口模块更新TrafficMemory当中的相应逻辑端口的数据,此时发送方软件的任务完成.发送方的MVBC硬件接收总线治理器BA定时发出的主帧,通过译码器解码得到相应的逻辑端口的值,通过查询TrafficMemory相关的逻辑端口发送设置后将MVB3动设置为Teieflrjm5RMasterFrame1gs4电yeFrame图i讨忖克却逸由承例图7:过程数据通讯例如.发送状态,将逻辑端口的数据作为过程数据从帧通过编码器发出,如图7所示：对于接收方,其接收过程与发送方相逆,接收方的MVBC1件接收总线治理器BA定时发出的主帧,通过译码器解码得到相应的逻辑端口的值,通过查询TrafficMemory相关的逻辑端口接收设置后将MVBC6动设置为接收状态将,在收到发送方发出的从帧后更新相应逻辑端口在TrafficMemory的数据并发出中断信号从而完成硬件的接收过程.接收方的软件可以用中断或定时查询的方式通过过程数据处理模块得