《数字电子技术基础》课程复习大纲

1、数字电子技术基础课程复习大纲一考试说明数字电子技术基础是一门理论性和实践性都很强的技术基础课。理论课考试形式为闭卷考试，试卷满分为100分，期末考试成绩占本课程总成绩80%，平时成绩占20%（课堂作业及期中测验占10%，课堂考勤与实验占10%）。考卷题型为填空题20分；选择题14分；是非题20分；分析计算题46分。二考试内容和基本要求第一章 数字逻辑基础考试要求 掌握逻辑代数的基本定律、公式及运算规则；掌握逻辑问题的描述与化简；理解逻辑函数的真值表、表达式、卡诺图、逻辑图等表示的一致性；熟悉数制与码制。 考试内容（一）数制与码制（二）逻辑函数 基本逻辑运算 逻辑函数与逻辑问题的描述（三）逻辑代

2、数的基本定律（四）逻辑函数的代数变换与化简（五）逻辑函数的卡诺图法化简第二章 逻辑门电路考试要求：掌握TTL逻辑门电路的工作原理和技术参数；理解MOS门电路的工作原理；了解逻辑门电路使用中的实际问题。考试内容（一）二极管、三极管的开关特性（二）基本逻辑电路（三）TTL逻辑门电路（四）MOS逻辑门电路第三章 组合逻辑电路考试要求：掌握逻辑电路的分析和设计的一般方法；熟悉编码器和译码器、数据选择器、数字比较器、算术运算电路的分析与设计要点。考试内容（一）组合逻辑电路的分析和设计的一般方法。（二）编码器和译码器（三）数据选择器（四）数字比较器（五）算术运算电路第四章 触发器考试要求：掌握基本RS触发

3、器、主从JK触发器、边沿触发器的真值表及其工作特性。 考试内容：（一）触发器基本概念（二）触发器触发方式（三）JK触发器（四）D触发器（五）T触发器和T触发器第五章 时序逻辑电路考试要求：掌握时序逻辑电路分析设计的一般方法；掌握寄存器、计数器的工作原理。 考试内容（一）移位寄存器（二）二进制计数器和BCD码十进制计数器（三）时序逻辑电路分析与设计 状态图、状态表及时序波形 同步时序逻辑电路分析与设计 异步时序逻辑电路分析与设计第六章 脉冲信号的产生与变换电路考试要求：掌握单稳态触发器、多谐振荡器的构成与工作原理；了解施密特触发器的电路结构；了解555定时器的应用。考试内容（一）单稳态触发器（二

4、）多谐振荡器 自激多谐振荡器 石英晶体多谐振荡器（三）施密特触发器（四）555定时器三复习题：一、填空题：1、TTL TS门（三态电路）的三种可能的输出状态是 、 和 。2、卡诺圈内的方格个数必须为 个。3、三态门主要用于总线 传送电路信号。4、用低电平表示逻辑1，高电平表示逻辑0，这种逻辑体制称为 逻辑。5、集成门电路缺口向左按正视图观察，引脚从小到大按 时针排列，编号最大的是 。6、对于共阳型LED数码管，应选用输出 电平的显示译码器。7、二进制计数器利用反馈法组成N进制计数器时，异步复位时，计数至 反馈；同步置0时，计数至 反馈。二、选择题：1、下列选项中不属于卡诺图特点的是（ ）。A、

5、n变量卡诺图有2n个方格。B、每个方格对应一个最小项。C、相邻两个方格所代表的最小项只有一个变量不同。D、每个方格按最小项编号排列。2、下列措施中，不能减小三极管开关时间的是（ ）。A、增大三极管饱和程度 B、基极电阻并接加速电容C、选用结电容小的三极管 D、采用肖特基三极管3、通常能实现线与功能的门电路是（ ）。A、OC门 B、TSL门C、TTL与门 D、74LS与门4、TTL与门电路，多余输入端可接（ ）。（多选题）A、+VCC B、与有信号输入端并联 C、悬空5、若编码器编码输出位数为4位，则最多可对（ ）个输入信号编码。A、4 B、8C、16 D、326、全加器与半加器的区别为（ ）。

6、A、不包含异或运算B、加数中包含来自低位的进位C、无进位D、有进位7、具有透明特性的有（ ）。（多选）A、D触发器 B、D锁存器C、钟控RS触发器 D、主从型RS触发器 E、主从型JK触发器8、下列电路中，不属于组合逻辑电路的是（ ）。A、编码器 B、译码器C、数据选择器 D、计数器9、某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的二进制数码左移8位，完成该操作需要（ ）。A、10us B、80usC、100us D、800us10、JK触发器在CP脉冲的作用下，欲使Qn+1=Qn,则输入信号应为 。（A）J=K=1 （B）J=Q，K=Q （C）J=Q，K=Q （D）J=Q，

7、K=111、JK触发器在CP脉冲的作用下，欲使Qn+1=Qn,则输入信号应为 。（A）J=K=0 （B）J=Q，K=Q （C）J=Q，K=Q （D）J=Q，K=0三、是非题：1. 译码是编码的逆过程。 （ ）2. 进制数的基数是指该进制数计数中所用到的数码个数。 （ ）3. 卡诺图化简后的卡诺圈数就是与或表达式中的乘积项数。 （ ）4. 用卡诺图化简逻辑函数的结果是唯一的。 （ ）5. 三极管可组成与门电路，但不能组成或门电路。 （ ）6. 组合逻辑电路设计是组合逻辑电路分析的逆过程。 （ ）7. 共阴极LED数码管应选用有效输出为高电平的显示译码器来驱动。（ ）8. 竞争不一定会产生冒险。

8、（ ）9. T触发器具有将CP脉冲二分频的功能。 （ ）10. 触发器也称半导体存储单元。 （ ）11. 异步时序逻辑电路无自启动功能。 （ ）12. 施密特触发器有两个稳态。 （13. 在数字电路中，逻辑1比逻辑0大。 （ ）14. 已知逻辑变量（A+B）C=（A+B）D，所以C=D。 （ ）15. 74LS系列与门电路的多余输入端可以悬空。 （ ）16. 组合逻辑电路中有具有记忆功能的逻辑部件。 （ ）17. 两个半加器可组成一个全加器。 （ ） 318. 触发器电路结构形式与触发方式之间有固定的对应关系。 （ ）19. 同步触发器存在空翻现象，而边沿触发器和主从型触发器克服了空翻。（ ）

9、20. 将T触发器的T端接0，就构成T触发器。 （ ）21. 同步时序逻辑电路具有统一的时钟CP控制。 （ ）22. 555定时器不仅可以组成多谐振荡器，还可以组成单稳态触发器、施密特触发器。（ ）四、分析计算题：1、F3(A，B，C，D)m(0，1，4，5，6，7，9，10，11，13，14，15)的最简与或式。3、某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。5、

10、电路如图 (a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明。4、一个组合逻辑电路有两个控制信号C1和C2，要求：(1)C2C1=00时，F=AB (2) C2C1=01时，F=AB(3) C2C1=10时，F=A+B (4) C2C1=11时，F=AB试设计符合上述要求的逻辑电路。5、请用3-8线译码器译码器和少量门器件实现逻辑函数F(C,B,A)=m(0，3，6，7)。6、电路和输入波形CP、A如图 (a)、(b)所示，设起始状态Q2Q1=00，试画出Q1、Q2、B、C的输出波形并说明。7、电路图如图 (a)所示，输入信号CP、RD和D如图 (b)所示，试画出Q，Q的波形并说明。部分复习题答案：一、填空题：1、高电平、低电平、高阻2、2n3