微机原理与接口技术习题答案5章

1、第5章总线及其形成1 .微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。2 .微处理器级总线经过形成电路之后形成了系统级总线。3 .简述总线的定义及在计算机系统中采用标准化总线的优点。答：总线是计算机系统中模块（或子系统）之间传输数据、地址和控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。采用标准化总线的优点是：1） 简化软、硬件设计。2）简化系统结构。3）易于系统扩展。4）便于系统更新。5）便于调试和维修。4 .在微型计算机应用系统中，按功能层次可以把总线分成哪几类。答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总

2、线和通信总线。5 .简述RESET言号的有效形式和系统复位后的启动地址。答：RESE伪系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。系统复位后的启动地址为0FFFF0H即：（CS）=0FFFFH（IP）=0000H。6 .8086CPU的M/IO信号在访问存储器时为电平，访问I/O端口时为低电平。7 .在8086系统总线结构中，为什么要有地址锁存器答：8086CPU有20条地址线和16条数据线，为了减少引脚，采用了分时复用，共占了20条引脚。这20条引脚在总线周期的T1状态输出地址。为了使地址信息在总线周期的其他T状态仍保持有效，总线控制逻辑

3、必须有一个地址锁存器，把T1状态输出的20位地址信息进行锁存。8 .根据传送信息的种类不同，系统总线分为数据总线、地加总线和控制总线。9 .三态逻辑电路输出信号的三个状态是高由平、低由平禾口高阳态。10 .在8086的基本读总线周期中，在Ti状态开始输出有效的ALE信号；在丁2状态开始输11.12.出低电平的RD信号，相应的DEN为低电平，DT/R为低电平；引脚AD15AD0上在T1状态期间给出地址信息，在T4状态完成数据的读入。利用常用芯片74LS373构成8086系统的地址总线，74LS245作为总线收发器构成数据总线，画出8086最小方式系统总线形成电路。答：8086最小方式系统总线形成

4、电路如图所示。I-11REAM时钟8204AmrUI7/f控制总筑工收皖将'7ILS245DIK图8086最小方式系统总线形成电路n.K|卜.、lIUJLDHLDAMilINTR1KTAM105KKD.Vl;iJnk付存思4d:仃mmil卜鼠跳皿,ad.微机中的控制总线提供H。A.数据信号流；B.存储器和I/O设备的地址码；C.所有存储器和I/O设备的时序信号；D.所有存储器和I/O设备的控制信号；E.来自存储器和I/O设备的响应信号；F.上述各项；G.上述C,D两项；H.上述C,D和E三项。13.微机中读写控制信号的作用是E。A.决定数据总线上数据流的方向；B.控制存储器操作读/写的

5、类型；C.控制流入、流出存储器信息的方向；D.控制流入、流出I/O端口信息的方向；E.以上所有。14. 8086CPU工作在最大方式，引脚mn/MX应接地。15. RESET言号在至少保持4个时钟周期的高电平时才有效,该信号结束后，CPU内部的CS为0FFFFH,IP为0000H，程序从0FFFF0H地址开始执行。16. 在构成8086最小系统总线时，地址锁存器74LS373的选通信号G应接CPU的ALE信号，输出允许端OE应接地；数据收发器74LS245的方向控制端DIR应接di/R信号，输出允许端e应接DEN信号。17. 8086CPU在读写一个字节时，只需要使用16条数据线中的8条，在一

6、个总线周期内完成；在读写一个字时，自然要用到16条数据线，当字的存储对准时，可在一个总线周期内完成；当字的存储为未对准时，则要在两个总线周期内完成。18. CPU在T3状态开始检查READY言号，_>=电平时有效，说明存储器或I/O端口准备就绪，下一个时钟周期可进行数据的读写；否则，CPU可自动插入一个或几个等待周期(TW),以延长总线周期，从而保证快速的CPU与慢速的存储器或I/O端口之间协调地进行数据传送。19. 8086最大系统的系统总线结构较最小系统的系统总线结构多一个芯片8288总线捽制置_。20. 微机在执行指令MOVDI,AL时，将送出的有效信号有B_C。A.RESETB.

7、高电平的M/IO信号C.WRD.RD21. 设指令MOVAX,DATA已被取到CPU的指令队列中准备执行，并假定DATA为偶地址，试画出下列情况该指令执行的总线时序图：(1)没有等待的8086最小方式；(2)有一个等待周期的8086最小方式。答：(1)没有等待的8086最小方式时序如图所示。VIH)nr/RRI)DRN191111111BIIL-A状感临山?)114ai.111I.一ML):圮JiL彼小rMM*价入1111-一,一“.1i111Iii>*iI111111_1且1i*1)二三一=11.141d11.T1:I11.1Iu/I.11II11I*iti*ji!/ri14II,it

8、.1l1idJiKUI、图没有等待的8086最小方式时序(2)有一个等待周期的8086最小方式时序图如图所示。11w*L，地延脓出i(地址输国11*L_一r!11!1数据愉山1j11.rfj111111111L一一，J1-41t|111|11j11111111j|1ii1I1tI1i1114JCLKRIKDYUHl.S.“L.NDTRRD图有一个等待周期的8086最小方式时序图A口个ADn22. 上题中如果指令分别为：(1) MOVDATA+1,AX(2) MOVDATA+1,AL(3) OUTDX,AX(DX的内容为偶数)(4) INAL,0F5H重做上题(1)。答：(1)因为DATA为偶地

9、址，则DATA+1为奇地址。故要完成本条指令，需要两个总线周期。时序图如图所示。图执行MOVDATA+1AX指令的时序参考图(2) DATA+1虽然为奇地址，但是AL为八位存储器，故本条指令需用一个总线周期，时序图如图所示。CLKiii111AwR-AhZSj'UItL.'S.»j他也输111)IH1I/r1一1状癌输出Ii1I1j1I1,心打瑜川)KH:侬K恤人1.XAU，-ADf*11111AIE/t1L11i1ii11jJiilIii1iilDTKJ1iq1114411111d4i|ii1I1|11111IIL/111ii>ii144fl1ii1111RD

10、iLJ_U1111II图执行MOVDATA+1,AL指令的时序参考图(3) 执行OUTDX,AX(DX的内容为偶数)指令的时序图如图所示。1工11后；T.;lf13；rlCLK一IIJi)1I。隔二AO&1/7AD1SAD“iALEi1I1i"也It.饰“kHHH/ii1i1Iii状蠡输出/地址输出)(就捌谁人i-11biI1fi4dI1111111!ii11«$M/ioi一)1i*1IX：IS:1u)144NJ1DI7RWRi1111111111i1iI1iI/图执彳fOUTDX,AX指令的时序参考图(4) 执行INAL,0F5H指令的时序图如图所示。Ct.K-Ar,i/S,BHE/Stiil11地址输出HUE!1i1I11I/也址输出）匚状态箍出1数裾输入人",4一人【或JALEiIfit11!44111kIi11i1144il.M/1011444.DENJ41LH7瓦IIIi111t1111111111111iRD1J1idI图执行INAL,0F5H指