计算机组成原理复习

1、计算机组成原理期末复习一、题型小题 数目题型分值20单项选择题208填空题244名词解释84计算题244应用题24二、复习范09第一章了解计算机组成的五部分(运算器、存储器、控制器、输入设备、输出设备)的 功能；了解计算机常用性能指标1. 在单总线计算机系统中，外设可以和主存储器单元统-编址。2. 运算器由许多部件组成，其核心部分是算术逻辑运算单元3. 运算器的两个主要功能是：算术运算，逻辑运算。4对真值0表示形式唯一的机器数是补码和移码。5 . (20. 8125)w =(10100.1101)2。6. (2000) io化成十六进制数是(7D0) is7. 下列数中最大的数是(100110

2、01)：8. 数据通路宽度是指数据总线一次所能并行传送信息的位数，它影响计算机的 有效处理速度。9. 目前我们所说的个人台式商用机属于微型机10. CPU主要包括控制器、运算器、cache11. 数控机床是计算机在白动控制方面的应用，邮局把信件自动分拣是在计算机 人工智能方面的应用。弟二章1. 用11+1位字长表示定点数(其中1位为符号位)，它所能表示的整数范围是g N|< 2n-l2. 补码加减法是指操作数用补码表示，连同符号位直接相加减，减某数用加负 某数的补码代替，结果的符号在运算中形成3. 在浮点机中，判断原码规格化形式的原则是尾数的第一数位为1,数符任意4. 在浮点机中，判断补

3、码规格化形式的原则是尾数的符号位与第一数位不同5. 串行运算器结构简单，其运算规律是由低位到高位逐位运算6. 四片74181和一片74182相配合，具有组（小组）内并行进位，组（小组）间并行 进位传送功能。7设寄存器内容为11111111,若它等于0,则为反码8. 移码表示法主要用于表示浮点数中的阶码。9. 在小型或微型计算机里，普遍采用的字符编码是ASCII码10. 设X补二1. XiXMx”当满足Xi必须为1,至少有一个为时，X > -1/2成立。11. 汉字的输入编码（或输入码）、内码（或机内码）、字模码是计算机用于汉字 输入、内部处理、输出三种不同用途的编码。计算趣1. 按机器补

4、码浮点运算步骤，计算x土yh（1）x = 2'011X0. 101100,y = 2'010X （-0.011100）2. 己知x=+13,y=-ll,用带求补器的原码阵列乘法器求x-y=?并用十进制数乘法 验证。第三章1. 闪速存储器能提供高性能、低功耗、高可靠性及瞬时启动能力，为现有的存 储器体系结构带来巨大变化，因此作为固态盘用于便携式电脑中。2. 主存储器的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。3. 相联存储器不按地址而是按内容访问的存储器，在cache中用來存放行地址 表，在虚拟存储器中用来存放页表和快表。4. 磁表面存储器主要技术指标有存储密度，存

5、储容量，半均存取时间，数据传 输率。5. Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采 用的一项重要硬件技术。现发展为多级cache体系，指令cache与数据cache 分设体系。6. 一个16KX32位的存储器，其地址线和数据线的总和是467. 某计算机字长是16位，它的存储容量是64KB,按字编址，它的寻址范围是 32K&主存储器的存取周期是指两次存储器访问所允许的最小时间间隔（单位ns）9. 常用的虚拟存贮系统由主存辅存两级存贮器组成，其中辅存是大容星的磁表 面存贮器。10. 某单片机的系统程序，不允许用户在执行时改变，则可以选用闪速存储器作 为存储芯

6、片。11. EPROM是指光擦除可编程的只读存储器12系统为什么提供存储保护答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出 错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是 分给它的主存区域。为此，系统提供存储保护。1. 设有8个模块组成的八体存储器结构，每个模块的存取周期为400 ns,存 储字长为32位。数据总线宽度为32位，总线传输周期50ns,试求顺序存储（高 位交叉）和交义存储（低位交叉）的存储器带宽。2. 一个IK X4位的动态RAM芯片，若其内部结构排列成64 X 64形式，已知 存取周期为O.lps, （1）若采用分散刷新和集中刷新

7、相结合的方式，刷新信号周 期应该取多少？（2）若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时 间率是多少？3. 指令和数据均以二进制代码形式放在主存中，请问CPU如何区别它们是指令 还是数据？从时间上讲，取指令爭件发生在“取指周期”，取数据事件发生在“执行周期”。 从內存读出的指令流流向控制器（指令奇存器）。从内存读出数据流流向运算器（通用寄存器）。4设某机主存容量为1 6 MB,机器字长1 6位，若最小寻址单位为字节（按字 节编址），其地址码为多少位？若最小寻址单位为字（按字编址），其地址码又为 多少位？5. CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的

8、次数 为200次，已知cache存取周期为50ns,主存为250ns,求cache /主存系统的效 率和平均访问时间。命中率 H = N. / （Nc + NJ = 3800 / （3800 + 200） = 0.95主存慢于 cache 的倍率：r = tB / tc = 250ns / 50ns = 5访问效率：e 二 1 / r + （1 - r）H = 1 / 5 + （1 - 5） X0. 95二 83. 3% 平均访问时间：ta = tc / e = 50ns / 0. 833 = 60ns6. 如图表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中, 其中容量为8个存

9、贮单元。问：（1）当CPU按虚拟地址1去访问主存时，主存的实地址码是多少？（2）当CPU按虎拟地址2去访问主存时，主存的实地址码是多少？页号该页在内存中的起始地址3342000253800079600066000044000015800005500003070000(3)虚拟地址页号页内地址11503242701283480516当CPU按虎拟地址3去访问主存时.主存的实地址码是多少?解：(1)用虚拟地址为1的页号15(1) 作为快表检索项，查得页号为15的页在主存中的起始地址为80000,故将 80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324o(2) 主存实地址码

10、二 96000 + 0128 二 96128(3) 虚拟地址3的页号为48,当用48作检索项在快表中检索时，没有检索 到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表 程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如 该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存 中的起始地址写入快表。7某8位微型机地址码为18位，若使用4KX4位的RAM芯片组成模块板结构的 存储器，试问：(1) 该机所允许的最大主存空间是多少？(2) 若每个模块板为32KX8位，共需儿个模块板？(3) 每个模块板内共有儿片RAM芯片？(4) 共有多少片RA

11、M?(5) CPU如何选择齐模块板？解：(1) 2,8 = 256K,则该机所允许的置大主存空间是256KX8位(或256KB);(2) 模块板总数二 256KX8 / 32KX8 二 8 块；(3) 板内片数二 32KX8 位 / 4KX4 位二 8X2 = 16 片；(4) 总片数二16片X8二128片；(5) 最高三位通过3: 8译码器选模块板，次高三位通过3: 8译码器选模 块板内芯片组剩余地址线接芯片地址引脚。或反过来，最低三位选模块板(多模仃佃 15 ?4 13 120块 交叉存储器) 1板地址3位|片地址3位 丨 片内地址42位第四章1. 指令系统是表征一台计算机性能的重要因素，

12、它的格式和功能不仅影响到机 器的硬件结构，而且也影响到系统软件。2. RISC指令系统的最大特点是：指令条数、指令长度、指令格式利寻址方式种 类少。只有取数/存数指令访问存储器。3. RISC的中文含义是精简指令系统计算机,CISC的中文含义是复杂指令系统计 算机。4. 条件转移、无条件转移、转子程序、返主程仔、中断返回指令都属于程序控制类指令，这类指令在指令格式中所表示的地址不是操作数的地址，而是下 一条指令的地址。5. 从操作数的物理位置來说，可将指令归结为三种类型：存储器-存储器型，寄存器一寄存器型，寄存器一存储器型。6. 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个

13、步骤 和阶段。概括起來，主要有三种形式时间并行、空间并行；时间+空间并行7. 流水CPL是以时间并行性 为原理构造的处理器，是一种非常经济而实用的并 行技术。目前的高性能微处理器儿乎无一例外的使用了流水技术。&指令系统是一台计算机中所有机器指令的集合。它是机器硬件设计的依据，也 是软件设计的基础。它决定了一台计算机硬件的主要性能和基本功能。是硬件 和软件间的界面。9. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为立即寻址10. 设变址寄存器为X,形式地址为D, (X)表示寄存器X的内容，这种寻址方 式的有效地址为EA二(X)+D11. 指令格式如下所示。OP为操作码字段，试分

14、析指令格式特点。15107430OP目标寄存器源寄存器解：指令格式及寻址方式特点如下： 单字长二地址指令； 操作码0P可指定二64条指令； RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器(可分 别指定16个寄存器之一)； 这种指令格式常用于算术逻辑类指令。12. 指令格式结构如下所示，试分析指令格式特点。1512119 86 53200P寻址方式寄存器寻址方式寄存器I 源地址JH标地址(1) 0P字段指定16种操作(2) 单字长二地址指令(3) 每个操作数可以指定8种寻址方式(4) 操作数可以是RR型、RS型、SS型第五章1. 为确定下一条微指令的地址，通常采用断定方式，其基本思想

15、是通过微指令 顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地 址2. 数据缓冲寄存器暂时存放CPU与外界传送的数据，可以是指令字或数据字。作用:作为CPU和内存、外部设备之间信息传送的中转站；补偿CPU和内存、外围设备之间在操作速度上的差别；3. Intel80486是32位微处理器，Pentium是64位微处理器。4. 操作控制器的功能是根据扌旨令操作码和时序信号，产生齐种操作控制信号，从而完成取指令和执行指令的控制。5. CPU中有哪些主要的寄存器？其功能是什么?指令寄存器(IR):用来保存当前正在执行的一条指令。程序计数器(PC):用来确定下一条指令的地址。地址奇存

16、器(AR)：用来保存当前CPU所访问的內存单元的地址。缓冲寄存器(DR):1作为CPU和内存、外部设备之间信息传送的中转站。C2补偿CPU和内存、外围设备之间在操作速度上的差别。3在单累加器结构的运痒器中，缓冲寄存器还可兼作为操作数爭存器。通用寄存器(AC):当运算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时， 为ALU提供一个工作区。状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件 码內容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及 时了解机器运行状态和程序运行状态。应用题1. CPU结构如图所示，其中有一个累加寄存器AC, 个状态条件寄存器

17、，各部 分之间的连线表示数据通路，箭头表示信息传送方向。(1) 标明图中四个寄存器的名称。(2) 简述指令从主存取到控制器的数据通路。(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。解：(1) a为数据缓冲寄存器DR , b为指令寄存器IR , c为主存地址寄存器， d为程序计数器PCo(2)主存M t缓冲奇存器DR T指令奇存器|R T操作控制(3) 存贮器读：M TDR TALU TAC存贮器写：AC TDR TM2 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB) 五个过程段，共有7条指令连续输入此流水线，时钟周期为lOOnso求流水

18、线的实际吞吐率(单位时间里执行完毕的指令数)；(2)求流水处理器的 加速比。流水线执行完7条指令的时间是5+(7-1)=11个时钟周期故实际呑吐率为7 / (11 X 100ns) %64X105条指令/sK级流水线处理器的加速比为G =非流水时间R / K级流水时间Tk = nXk / (k+(n-D)本題中，已知数据n=7, k=5,则(k = 7X5 / (5+6) =35/11 =3.18第六章1. 在三种集中式总线控制中.独立请求方式响应时间最快，是以增加控制线数代 价的。2. 计算机使用总线结构便于增减外设，同时减少了信息传输线的条数3. PCI总线采用集中式仲裁方式，每一个PCI

19、设备都有独立的总线请求和总线授权两条信号线与中央仲裁器相连。4. 通用串口 I/O标准接口 IEEE 1394答：IEEE1394是串行I/O标准接口。与SCSI并行I/O接口相比，它具有更高的 数携传输速率和数据传送的实时性，具有更小的体枳和连接的方便性。IEEE1394 的一个重大特点是，各被连接的设备的关系是平等的，不用PC介入也能自成系 统。因此IEEE1394已成为因特尔、微软等公司联手制定的PC98系统设计指南的 新标准。5. 异步串行通信的主要特点是传送的每个字符是独立发送的。6. 信息只用一条传输线，且采用脉冲传输的方式称为串行传输7. 系统总线中地址线的功能是用于指定主存和I

20、/O设备接口8. 总线的一次信息传送过程大致分为那几个阶段？分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回 （或错误报告）。弟七章1. 为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间 采用SCSI接口。2. PCI设备可以是主设备，可以是从设备。3. 某双面磁盘，每而有220道，内层磁道周长为70cm,内层位密度400位/cm, 转速3000转/分，请计算：（1）磁盘存储容量是多少？（2）数据传输率是多少？（1）每道信息量二400 位/cmX 70cm二28000 位=3500B每面信息量=3500B X 220=770000B锁盘总容量=770000B X 2=1540000B（2）砸盘数据传输李（也即磁盘的带宽）Dr二rNN为每条礪道容量，N=3500Br为礦盘转速，r=3000转/60s二50转/s所以 Dr=r X N二50/s X 3500B二 175000B/S第八疔1. 釆用DMA方式传送数据时，每传送一个数据要占用一个存储周期的时间。2. 直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU,而直接在内存和I/O设备（