数字电子技术基础：第5章_触发器

1、第五章第五章 触发器触发器FF , FLIP-FLOP5.1 概述概述一、用于记忆一、用于记忆1位二进制信号位二进制信号 1. 有两个能自行保持的状态有两个能自行保持的状态 双稳态触发器双稳态触发器 2. 根据输入信号可以置成根据输入信号可以置成0或或1二、触发器的作用二、触发器的作用 1.存储数据存储数据 2.波形变换波形变换 3.其他其他三、存储方式三、存储方式 1.自保持自保持 2.翻转翻转 单端、双端单端、双端四、分类四、分类 1. 按触发方式（电平按触发方式（电平-同步，脉冲同步，脉冲-主从，边沿）主从，边沿） 2. 按逻辑功能（按逻辑功能（RS, JK, D, T） 3. 按工艺（

2、按工艺（TTL, CMOS） 锁存器锁存器双稳态多谐振荡器双稳态多谐振荡器双态元件双态元件触发器是构成时序逻辑电路的基本逻辑部件。触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：它有两个稳定的状态：0状态和状态和1状态；状态；在不同的输入情况下，可以被置成在不同的输入情况下，可以被置成0状态或状态或1状态；状态；当输入信号消失后，所置成的状态能够保持不变。当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆所以，触发器可以记忆1位二值信号。位二值信号。根据根据的不同，触发器的不同，触发器可以分为可以分为:RS触发器、触发器、D触发器、触发器、JK触发器、触发器、T和和T

3、 触发器；触发器；按照按照的的不同，可分为不同，可分为:基本基本RS触发器、同步触发器、主从触发器和边沿触触发器、同步触发器、主从触发器和边沿触发器。发器。5.2 SR锁存器 / 基本RS触发器电电路路组组成成和和逻逻辑辑符符号号 SR QQ S R Q Q(a) 逻辑图(b) 逻辑符号& SR信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态状态; Q=1、Q=0的状态称的状态称1状态状态. SR QQ&工作原理工作原理R SQ10011 00R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、

4、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 SR QQ&0110R SQ1 00R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。0 11 SR QQ&1110R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R SQ1 000 111 1不变10 SR QQ&001

5、1R SQ1 000 111 1不变0 0不定R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）特性表（真值表）触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。：触发器接收输入信号之后所处的新的稳定状态。 Qn0001111000011011RS次态次态Qn+1的卡诺图的卡诺图约束条件 1)(1SRQRSQRSQnnn特性方程特性方程触发器的就是触发器Qn+1与及Qn之间的逻辑关系式状态图状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/0

6、1/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本基本RS触发器的特点触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定

7、状态下两个输出端的状态必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。5.2 SR锁存器锁存器一、电路结构与工作原理一、电路结构与工作原理1.0 11,010,10012.1*0DDDDDDQQQQRSSQQS R工作原理两个或非门接成反馈，引出输入端用来置 ，定义：为“ ”状态;为“ ”状态为置 输入端，为置 输入端根据工作原理得到真值表和的“ ”信号同时消失后，不定所以正常工作下，应遵循的约束条件。*QQRSDDR SnQ1nQ功能0 0 00 0 1不用不用不允许0 1 00 1 10001nQ置 01 0 0

8、1 0 11111nQ置 11 1 01 1 101nnQQ1保持二、动作特点二、动作特点在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。例：例：0,1DDSRQ Q和同时为同为5.3 电平触发的触发器电平触发的触发器一、电路结构与工作原理一、电路结构与工作原理*QQRSCLK才起作用。和到达，只有触发信号触发器基本输入控制门RSCLKRS二、动作特点二、动作特点在在CLK=1的全部时间里，的全部时间里，S和和R的变化都将引起输出状态的变化。的变化都将引起输出状态的变化。变化多次翻转、可能随和期间，在RSQQCLK 1*QQRSCLK5.4 脉冲触发的触发器脉冲

9、触发的触发器一、电路结构与工作原理一、电路结构与工作原理提高可靠性，要求每个提高可靠性，要求每个CLK周周期输出状态只能改变期输出状态只能改变1次次主从触发器主从触发器*QQRSCLKnQ1.SR(1)1,(2)clkS Rclkclk主从触发器时，“主”按翻转，“从”保持下降沿到达时，“主”保持，“从”根据“主”的状态翻转所以每个周期，输出状态只可能改变一次主触发器主触发器 Q主触发器主触发器 Q从触发器从触发器 Q也是确定的的情况下，即使出现为解除约束触发器主从*12QRSJK.SR110111011后，“从”，“主”“主”保持时，则若clkQQclkKJ*,)(SR后，“从”保持“主”保

10、持时，则若clkQQclkKJ01103*)()(,)(*QclkQQclkKJ后，“从”则“主”置若则“主”置若时，则若1001114000011102后，“从”，“主”保持，“主”时，则若clkQQclkKJ*,)(列出真值表列出真值表*QQKJCLK*Q*QQRSCLK*QSR二、脉冲触发方式的动作特点二、脉冲触发方式的动作特点输出状态只能改变一次”状态翻转到达后，“从”按“主第二步“从”保持时，“主”接收信号，第一步分两步动作：clkclk11.的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQ主主从从SR J KQQQQCLK。最后的状态，决定前，要找出期间里输

11、入发生变化时在可能翻转一次高电平期间，“主”只在但主从起控制作用里输入信号对“主”都的全部时间，“主”为同步主从*112QQclkclkclkJKclkSRSR.5.5 边沿触发的触发器边沿触发的触发器为了提高可靠性，增强抗干扰能力，为了提高可靠性，增强抗干扰能力，希望希望触发器的次态触发器的次态仅取决于仅取决于CLK的下降沿（或上升沿）到来的下降沿（或上升沿）到来时时的输入信号状态，与在此前、后输入的状态没有关系。的输入信号状态，与在此前、后输入的状态没有关系。用用CMOS传输门的边沿触发器传输门的边沿触发器维持阻塞触发器维持阻塞触发器用门电路用门电路tpd的边沿触发器的边沿触发器 一、电路

12、结构和工作原理一、电路结构和工作原理1234,(1)0,TGTGQD QDclkTGTGQ通，断随着而变化时，断，通保持 反馈通路接通，自锁反馈不通断通，“主”保持此前的状态通断，后，,)2(*4321DQTGTGDTGTGclk1234,(3),TGTGQDclkTGTGQclk通，断接收新的输入断，通保持 反馈通路接通直到下个后，输出才能变化。列出真值表)4(*QQDCLKQ10有异步置 ，置 端、后的状态无关输入的状态，而与此前仅取决于上升沿到达时，的上升沿（或下降沿）变化发生在二、动作特点*QclkQ*Q0*2SRQRSRSQRSQRSQRSQRSQ特性方程.*QQRS符符号号. 4状

13、状态态转转换换图图.3QKQJQ*2:.特性方程状状态态转转换换图图. 3*QQKJ符符号号. 4*QQTQTQTQ*2:.特性方程状态转换图.3符号.4*QQDDQ *2:.特性方程状态转换图.3符号.4*QQPHLPLHtt,pdt假设门传输延时时间为一、建立时间一、建立时间二、保持时间二、保持时间三、传输延迟时间三、传输延迟时间四、最高时钟频率四、最高时钟频率SETUPtHOLDtpdt假设门传输延时时间为RDQCPSDDD 触发器的工作波形RDKCPSDJ下降沿触发的J- -K触发器工作波形QQKJQSDRDCPTG11QDCMOS传输门构成的D触发器TG3TG211TG411Q1QCPCPCPCPCPCPCPCPG1SDRDG2G3G4QQ主Q主11CPCPCP触发器的状态转移发生在CP上升沿到达的时刻，且接受这一时刻的输入激励信号D，状态方程为。 CPDQn1王金王金明明 编著编著数字系统数字系统设计与设计与Verilog HDL（第第2,32,3版版）TP271/W24. 4F借阅书库借阅书库 本书按照“器件软件语言”的顺序介绍数字系统设计的方法、CPLD/FPGA器件、典型的EDA设计软件和Verilog HDL硬件