第5章 数字电子技术

1、第第5章章 触发器触发器第第5章章 触发器触发器5.1 概述概述5.2 基本基本RS触发器（锁存器）触发器（锁存器）5.3 同步时钟触发器同步时钟触发器5.4 主从时钟触发器主从时钟触发器5.5 边沿触发器边沿触发器5.6 集成触发器的使用集成触发器的使用5.1 概述概述What？Why？存储存储1 1位二值信号位二值信号的基本单元电路的基本单元电路。记忆功能，保存信号及运算结果。记忆功能，保存信号及运算结果。（功能功能）5.1 概述概述基本特点：基本特点：3. 在输入信号消失后，能将获得的新状态在输入信号消失后，能将获得的新状态保保存存下来下来。2. 根据不同的输入信号可以根据不同的输入信号

2、可以置置成成1或或0状态状态。1.具有两个稳定逻辑状态具有两个稳定逻辑状态0和和1;5.1 概述概述分类分类按按触发方式触发方式分分1.电平触发电平触发2. 脉冲触发脉冲触发3. 边沿触发边沿触发5.1 概述概述分类分类按按逻辑功能逻辑功能分分1.RS触发器触发器2.JK触发器触发器3.D触发器触发器4.T触发器触发器5.T触发器触发器5.1 概述概述分类分类按按存储原理存储原理分分1.静态触发器自锁存储静态触发器自锁存储2.动态触发器动态触发器MOS栅极电容充放电栅极电容充放电无电荷为无电荷为1有电荷为有电荷为05.2 基本基本RS触发器（锁存器）触发器（锁存器）一、电路结构和逻辑符号一、电

3、路结构和逻辑符号逻辑符号逻辑符号1状态状态Q=1,Q=00状态状态Q=0,Q=1置位端、置位端、置置1端端复位端、复位端、置置0端端一、用与非门组成的一、用与非门组成的RS锁存器锁存器1. 电路结构电路结构 R: 置置0输入端输入端 S: 置置1 1输入端输入端置置0 0端端置置1 1端端低电平有低电平有效效RG&GQ2Q&1SQSQR逻辑符号逻辑符号5.2 基本基本RS触发器（锁存器）触发器（锁存器）2. 逻辑功能逻辑功能Qn+1R S功能功能Qn功能表功能表011100置置0 000R称为置称为置0输入端输入端低电平有效低电平有效 0 1011 0011 1010 001QSQ RQS R

4、QS 输出输出输出输出（次态）（次态）nn+1（原态）（原态）（现态）现态）置置0 0端端置置1 1端端0态态RG&GQ2Q&1SQn+1R S功能功能Qn功能表功能表100011置置1 111S称为置称为置1输入端输入端低电平有效低电平有效 0 1011 0011 1010 00100置置0 0QSQ RQS RQS nn+1置置0 0端端置置1 1端端1态态RG&GQ2Q&1SQn+1R S功能功能Qn功能表功能表 0 1置置0 000011 0置置1 111011 1111100001011Qn+1Qn保持保持0 001QSQ RQS RQS nn+1置置0 0端端置置1 1端端RG&G

5、Q2Q&1SQn+1R S功能功能Qn功能表功能表 0 1置置0 000011 0置置1 111011 1001111011011Qn+1Qn保持保持0 0不定不定01？QSQ RQS RQS nn+1置置0 0端端置置1 1端端RG&GQ2Q&1SRSQQ3. 波形分析波形分析 在用与非门组成的在用与非门组成的RS锁存器中，设初始状态为锁存器中，设初始状态为0，已知输入，已知输入R、S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。Qn+1R S功能功能Qn功能表功能表 0 1置置1 111011 0置置0 000011 101不定不定0 0保持保持0101逻辑功能：逻辑功能

6、：1000110二、用或非门组成的二、用或非门组成的RS锁存器锁存器S仍然称为置仍然称为置1输入端，但为高电平有效。输入端，但为高电平有效。R仍然称为置仍然称为置0输入端，也为高电平有效输入端，也为高电平有效。QS2G1GR1111Q 逻辑符号：逻辑符号：QQRS波形分析：波形分析：RS 由于该锁存器的触发信号由于该锁存器的触发信号是高电平有效，因此在逻辑符号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。的输入端处没有小圆圈。QQ高电平有效高电平有效基本基本RSRS锁存器的特点总结：锁存器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（

7、2 2）有复位（）有复位（Q=0Q=0）、置位（）、置位（Q=1Q=1）、保持原状态三种功）、保持原状态三种功能。能。（3 3）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电平有为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。效，也可以是高电平有效，取决于触发器的结构。（4 4）由于反馈线的存在，无论是复位还是置位，有效信）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即号只需要作用很短的一段时间，即“一触即发一触即发”。5.3 同步时钟触发器同步时钟触发器Why？How？为协调各部分的工作，常常要求某些为协调各部分的工作，常

8、常要求某些电路电路同时同时工作。工作。需要一个需要一个同步信号同步信号（触发信号）叫做（触发信号）叫做时钟时钟信号（信号（CLOCK），简称时钟，用，简称时钟，用CLK或或CP表示。表示。1电路结构电路结构QQ1S1R C1CP&CP3G4G&GG12QQSR不加不加o表示表示高高电平电平有效有效2逻辑功能逻辑功能当当CP0时，控制门时，控制门G3、G4关闭，锁存器的状态保持不变。关闭，锁存器的状态保持不变。当当CP1时，时，G3、G4打开，其输出状态由打开，其输出状态由R、S端的输入信号决定。端的输入信号决定。该锁存器的状态转换分别由该锁存器的状态转换分别由R、S和和CP控制，其中，控制，其

9、中，R、S控制状态转换控制状态转换的方向；的方向；CP控制状态转换的时刻。控制状态转换的时刻。Qn+1R S功能功能Qn功能表功能表 0 1 0 1置置1 11101 1 0 1 0置置0 000011 11 101不定不定0 00 0保持保持01011001101&CP3G4G&GG12QQSR 波形图波形图 已知同步已知同步RS触发器的输入波形，画出输出波形图。触发器的输入波形，画出输出波形图。SRCPQQR、S控制状态转换的方向；控制状态转换的方向；CP控制状态转换的时刻。控制状态转换的时刻。103. 预置功能预置功能异步置异步置1端端异步置异步置0端端不受时钟的控制不受时钟的控制动作特

10、点总结：动作特点总结：当当CLK0，输出保持，输出保持;当当CLK1，输出随，输出随S、R变而变。变而变。这种控制方式称为这种控制方式称为高电平高电平触发方式。触发方式。加圈为低电平加圈为低电平触发方式。触发方式。当当CLK1， 输出保持输出保持;当当CLK0，输出随输出随S、R变而变。变而变。4D锁存器锁存器RS锁存器的缺点：输出有不定状态。锁存器的缺点：输出有不定状态。设：设：D=111010设：设：D=001010为此将为此将R、S端用一非门反相，变成端用一非门反相，变成一个输入端一个输入端D端。端。 D锁存器的功能表锁存器的功能表Q Q置置0置置10 11 01 0 1 1 保持保持不

11、变不变 0 功能功能CP D1DQQC1CP逻辑符号逻辑符号S1GCPGG24&6Q&D5&G&G13RG1Q不加不加o表示表示高高电平电平有效有效2CP1DQ 波形图波形图 已知已知D锁存器的输入波形，锁存器的输入波形， 画出输出波形图。画出输出波形图。锁存锁存锁存锁存锁存锁存透明透明透明透明当当CP0时，时，Q状态被锁存。状态被锁存。当当CP1时，时，Q总是随着总是随着D状态的变化而变换。状态的变化而变换。所以所以D锁存器又被称为锁存器又被称为“透明锁存器透明锁存器”。S1GCPGG24&6Q&D5&G&G13RG1Q特点：特点：多次翻转，抗干扰性很差多次翻转，抗干扰性很差QC10CPQQ

12、C1QQC171D1D1Q0DD11DD7 锁存器的应用锁存器的应用计算机输出口计算机输出口 当计算机需要向外部端口输出数据时，首先在数据线上给出需要当计算机需要向外部端口输出数据时，首先在数据线上给出需要输出的数据，然后给出一个高电平的锁存脉冲输出的数据，然后给出一个高电平的锁存脉冲CP，该脉冲将数据线，该脉冲将数据线上的数据锁存到上的数据锁存到D锁存器。锁存器。数据总线数据总线锁存脉冲锁存脉冲5.4 主从时钟触发器主从时钟触发器目的：目的：为了提高触发器工作的为了提高触发器工作的可靠性可靠性，希望在每一，希望在每一个个CLK周期里输出端的状态周期里输出端的状态只能改变一次只能改变一次。 在

13、电平触发器的基础上又设计出了在电平触发器的基础上又设计出了脉脉冲冲触发器（也称触发器（也称主从主从触发器）。触发器）。实现：实现： 时钟信号与触发器时钟信号与触发器 1. 时钟信号时钟信号 跳变沿有效跳变沿有效 当由当由0跳变成跳变成1，称为上升沿。，称为上升沿。 当由当由1跳变成跳变成0，称为下降沿。，称为下降沿。 上升沿上升沿下降沿下降沿2. 空翻空翻在一个在一个CP周期内多于一次的翻转周期内多于一次的翻转 2E1DQ 有效翻转有效翻转 空翻空翻只在时钟信号跳变沿改变只在时钟信号跳变沿改变状态且没有空翻的记忆元状态且没有空翻的记忆元件称为触发器。件称为触发器。 触发器的结构触发器的结构在锁

14、存器的基础上加上适当的控制线或控制电路。在锁存器的基础上加上适当的控制线或控制电路。5.4.1 主从主从RS触发器触发器 由两级门控由两级门控RS锁存器串联组成。锁存器串联组成。 CP 与与CP互补，使两个锁存器轮流工作。互补，使两个锁存器轮流工作。1 1电路结构电路结构CPQC1 1SQ1R1SC11R1S1R C1R1CP从锁存器从锁存器Q QQQSCP 主锁存器主锁存器下降沿下降沿触发触发Qn+1R S功能功能Qn功能表功能表 0 1 0 1置置1 11101 1 0 1 0置置0 000011 11 101不定不定0 00 0保持保持0101012工作原理工作原理主从触发器的触发翻转分

15、为两个节拍：主从触发器的触发翻转分为两个节拍：（1）当）当CP1时，时，CP0， “主主”动作动作 “从从”锁存锁存（2）当）当CP 时，即时，即CP 0、CP1。 “从从”动作动作 “主主”锁存锁存 10101001SC11R1S1R C1R1CP从锁存器从锁存器Q QQQSCP 主锁存器主锁存器RSCPQQ 有效翻转有效翻转克服空翻的原理：克服空翻的原理：&GCP器器G&G6G 9G1&2 锁锁锁锁G&器器主主G存存存存4G3QCPQRQ从从&S8Q57G1动作特点动作特点延迟输出延迟输出下降沿触发下降沿触发上升沿触发上升沿触发3触发器功能的几种表示方法触发器功能的几种表示方法 （1）特性

16、方程）特性方程由功能表画出卡诺图得特性方程：由功能表画出卡诺图得特性方程：Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持0101nnQRSQ 101Q1011RS10101000Qn+11n00 RS（约束条件）（约束条件）（2）状态转换图）状态转换图 状态转换图状态转换图体现触发器从一个状态变化到另一个状态体现触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。或保持原状不变时，对输入信号的要求。Qn+1R S功能功能Qn功能

17、表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持0101S=1S=R=S=S=R=0001R=010R= （3）驱动表）驱动表 驱动表是用表格的方式表示触发器从一个状态变化到另驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。一个状态或保持原状态不变时，对输入信号的要求。Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11

18、101不定不定0 00 0保持保持01010 00 11 01 1Qn Qn+1 00 11 00 R S RS触发器的驱动表触发器的驱动表 5.4.2 5.4.2 主从主从JK触发器触发器RS触发器的缺点：使用时有约束条件触发器的缺点：使用时有约束条件1电路结构电路结构S=JQR=KQ1SC11R1S1R C1K CP1CPQ QQQ&J1G2G1SC11R1S1R C1R1CP从锁存器从锁存器Q QQQSCP 主锁存器主锁存器2 2工作原理工作原理Qn+1J K功能功能QnJK触发器功能表触发器功能表 0 1 0 1输出状态输出状态同同J状态状态0001 1 0 1 0输出状态输出状态同同

19、J状态状态11011 11 101100 00 0Qn1 = Qn0101Qn1 = Qn11100110101010CPQ1J1KQC11SC11R1S1RC1K CP1CPQ QQQ&J1G2G3JK触发器逻辑功能的几种表示方法触发器逻辑功能的几种表示方法(1(1）功能表：）功能表：（2 2）特性方程：）特性方程：nnnQKQJQ 1110100J00111Kn0100QQn+1101Qn+1J K功能功能QnJK触发器功能表触发器功能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0Qn1

20、 = Qn0101Qn1 = Qn（3）状态转换图）状态转换图（4）驱动表）驱动表0 00 11 01 1Qn Qn+10 1 1 0J K JKJK触发器的驱动表触发器的驱动表 Qn+1J K功能功能QnJK触发器触发器功能表功能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持010101J=K=0J=K=1K=J=K=01J=Qn1 = Qn例例 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图所示，画出输出Q的波形图（的波形图（设初始状态为设初始状态为0）

21、。）。在画主从触发器的波形图时，应注意以下两点：在画主从触发器的波形图时，应注意以下两点：（1 1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）61KCPJ5423Q（2 2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。（5）波形图）波形图5.4.3 主从主从T触发器和触发器和T触发器触发器将将JK触发器的触发器的J和和K相连作为相连作为T输入端就构成了输入端就构成了T触发器触发器。nnnQTQTQ 1T触发器特性方程：触发器特性方程：0 00 11 01 1

22、 T Qn 0 1 1 0 Qn+1 功能功能 T触发器的功能表触发器的功能表 Qn+1= QnQn+1= Qn1JQCPC1Q1KTQQC1 1T 当当T触发器的输入端为触发器的输入端为T=1时时， 称为称为T触发器。触发器。nnQQ 1T触发器的特性方程：触发器的特性方程：计数状态计数状态CPQ1CPQQC1 1T1主从主从JK触发器存在的问题触发器存在的问题一次变化现象一次变化现象例例 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图所示，画出输出Q的波形图（设初始的波形图（设初始状态为状态为0）。）。KJCPQ011001110101 0011001SC11R1

23、S1R C1K CP1CPQ QQQ&J1G2G由此看出，主从由此看出，主从JK触发器在触发器在CP=1期间，主触发器只变化（翻转）一次，期间，主触发器只变化（翻转）一次，这种现象称为这种现象称为一次变化现象一次变化现象。5.4.4 主从触发器工作特点主从触发器工作特点2. 主从触发方式的动作特点主从触发方式的动作特点1）触发器的翻转分两步动作）触发器的翻转分两步动作 CLK1，主触发器接收信号，主触发器接收信号 CLK 期间，从触发器动作；期间，从触发器动作；2）CLK1期内，输入信号对主触发器的控制作用。期内，输入信号对主触发器的控制作用。CLK1若若JK都没变，则只要看都没变，则只要看

24、时的输入信号时的输入信号若若JK变了，则记住变了，则记住一次翻转一次翻转的特点的特点 对对JK，具有，具有一次翻转一次翻转的特点的特点 对对RS，输入信号都对主触发器起控制作用，输入信号都对主触发器起控制作用例例5.5 边沿触发器边沿触发器目的：目的：为了提高触发器的为了提高触发器的可靠性可靠性，增强抗干扰能，增强抗干扰能力，希望触发器的次态仅仅取决于力，希望触发器的次态仅仅取决于CLK信号下降信号下降沿（或上升沿）到达时刻输入信号的状态。沿（或上升沿）到达时刻输入信号的状态。方案：方案：边沿触发边沿触发（edge-triggered）的触发器。）的触发器。种类：种类：电平触发的电平触发的D触

25、发器构成的边沿触发器触发器构成的边沿触发器*维持阻塞触发器维持阻塞触发器*利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器（1）D锁存器：锁存器：缺点：缺点：有空翻现象。有空翻现象。设：设：D=111010设：设：D=001010S1GEGG24&6Q&D5&G&G13RG1Q5.5.1 维持维持阻塞边沿阻塞边沿D触发器触发器（2 2）用）用“维持维持阻塞阻塞”结构克服空翻结构克服空翻0011001置置0。设：设：D=0L3称为置称为置0维持线。维持线。01 在原电路的基础上在原电路的基础上引入三根反馈线。引入三根反馈线。S1GCPGG24&6Q&D5&G&G13RG1Q3

26、L11001101 置置1。设：设：D=100L1称为置称为置1维持线。维持线。L2称为置称为置0阻塞线。阻塞线。 引入了维持线和阻塞线后，引入了维持线和阻塞线后，使触发器克服了空翻。使触发器克服了空翻。 触发器在触发器在CP上升沿触发翻上升沿触发翻转，并且，转，并且，CP上升沿前一瞬上升沿前一瞬间的间的D信号决定输出状态信号决定输出状态（具有边沿触发的特点）（具有边沿触发的特点）。（2 2）用）用“维持维持阻塞阻塞”结构克服空翻结构克服空翻S1GCPGG24&6Q&D5&G&G13RG1Q3LL1L2例例 已知维持已知维持阻塞阻塞D触发器的输入波形，画出输出波形图。触发器的输入波形，画出输出

27、波形图。解：解：在波形图时，应注意以下两点：在波形图时，应注意以下两点：（1）触发器的触发翻转时刻发生在）触发器的触发翻转时刻发生在CP的上升沿。的上升沿。（2）判断触发器次态的依据是）判断触发器次态的依据是CP上升沿前一瞬间输入端上升沿前一瞬间输入端D的状态。的状态。24135CPDQ（3）D触发器的直接置触发器的直接置0和置和置1端端 RD和和SD不受不受CP和和D信号的影信号的影响，具有最高的优先级。响，具有最高的优先级。 RD SDQn+100不定不定01010111弃权弃权 RD直接置直接置0端，低电平有效端，低电平有效 SD直接置直接置1端；低电平有效。端；低电平有效。S1GCPG

28、G24&6Q&D5&G&G13RG1Q3LL1L2SDRD（4）逻辑符号）逻辑符号边沿触发边沿触发上升沿触发上升沿触发下降沿触发下降沿触发（5）动作特点）动作特点 Q*仅取决于仅取决于CLK边沿时的输入信号，而与之边沿时的输入信号，而与之前、后的状态无关。前、后的状态无关。 Q的的变化发生变化发生在在CLK的上升沿或下降沿的上升沿或下降沿例例 5.5.3 CMOS传输门型传输门型边沿触发器边沿触发器1 1电路结构电路结构: :由由CMOS逻辑门和逻辑门和CMOS传输门组成传输门组成TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP主锁存器主锁存器从锁存器从锁存器1111D

29、QQQQ5.5.2 利用门延迟时间的利用门延迟时间的边沿触发器（略）边沿触发器（略）2工作原理工作原理（1）当）当CP1时，时，TG1开通，开通，TG2关闭。主触发器接收关闭。主触发器接收D信号。信号。同时，同时，TG3关闭，关闭，TG4开通，从触发器保持原状态不变。开通，从触发器保持原状态不变。（2）当）当CP由由1变为变为0时，时，TG1关闭，关闭，TG2开通，主触发器自保持。开通，主触发器自保持。同时，同时，TG3开通，开通，TG4关闭，从触发器接收主触发器的状态。关闭，从触发器接收主触发器的状态。设：设：D=1（原状态（原状态Qn=0）011101011001触发器的触发翻转分为两个节

30、拍：触发器的触发翻转分为两个节拍：特点：特点：CPCP下降沿触发翻转，次态取决于下降沿前一瞬间的输入下降沿触发翻转，次态取决于下降沿前一瞬间的输入D D。TG1TG2TG3TG41G2G3G4GCPCPCPCPCPCPCPCP主锁存器主锁存器从锁存器从锁存器1111DQQQQ3带有带有RD端和端和SD端的端的 CMOS触发器触发器 RD SDQn+100弃权弃权01110011不允许不允许100101011000QCPD1GQ1141TGQGGCP2CPCP34TGQCPTGCP3G2CPCPTG111111SDDRC1QQ1DRSSDRD5.5.4 集成锁存器与触发器集成锁存器与触发器一、一

31、、集成触发器举例集成触发器举例1 1TTL主从主从JK触发器触发器7474LS7272 特点：特点：（1）有）有3个个J端和端和3个个K端，它们之间是与逻辑关系。端，它们之间是与逻辑关系。（2）带有直接置）带有直接置0端端RD和直接置和直接置1端端SD，都为低电平有效，不用时应接高电平。，都为低电平有效，不用时应接高电平。（3）为主从型结构，）为主从型结构，CP下跳沿触发。下跳沿触发。RJD2K&11&CPR3S2KKD3QJJSQ1KC11J74LS723DVccQJ25GNDJ1R62J3471KSK13CP2K11D112NC93Q101482高速高速CMOS边沿边沿D触发器触发器74H

32、C74特点：特点：（1）单输入端的双）单输入端的双D触发器。触发器。（2）它们都带有直接置）它们都带有直接置0端端RD和直接置和直接置1端端SD，为低电平有效。，为低电平有效。（3）为边沿触发器，）为边沿触发器，CP上升沿触发。上升沿触发。D2CP1Q2Q1QSC12QR1D2R2SD2DD1D1S1CPD1R11562RVcc2DD1DGND1342CPR1474HC74122Q1CP2SD1Q92D2Q1S1D10731Q81一、触发器功能的转换一、触发器功能的转换1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器（1）JKD分别写出分别写出JK触发器和触发器和D触发器的特性方程触发器的特性方程比较得：比较得：画出逻辑图：画出逻辑图：nnnQKQJQ 1DQn 1)(nnQQD nnDQQD DJ DK 1J1K C1CPDQQ15.6 集成锁存器与触发器的应用集成锁存器与触发器的应用（2）JKT写出写出JK触发器和触发器和T触发器的特性方程：触发器的特性方程：比较得：比较得：J=T，K=T。令