第8章时序逻辑电路的基本单元触发器_2015_ST

1、第八章第八章 时序电路的基本单元时序电路的基本单元- -触发器触发器转换转换8.1 触发器的特性触发器的特性基本基本RS触发器触发器D锁存器锁存器8.2 RS触发器触发器钟控钟控RS触发器触发器8.3 D触发器触发器维持维持- -阻塞阻塞D触发器触发器第八章第八章 时序电路的基本单元时序电路的基本单元- -触发器触发器end8.4 JK触发器触发器主从型主从型JK触发器触发器边沿型边沿型JK触发器触发器8.7 不同类型触发器的相互转换不同类型触发器的相互转换8.6 触发器的主要参数触发器的主要参数8.5 T触发器触发器第八章第八章 时序电路的基本单元时序电路的基本单元- -触发器触发器触发器的

2、特性触发器的特性（1 1）u 数字系统按电路结构可分为两大类数字系统按电路结构可分为两大类: :组合逻辑电路组合逻辑电路：任何时刻电路的输出仅取决于：任何时刻电路的输出仅取决于该时刻该时刻的输入的输入时序逻辑电路时序逻辑电路：任何时刻电路的输出不仅与该时刻的输入有：任何时刻电路的输出不仅与该时刻的输入有关，还与关，还与过去的输入过去的输入有关。有关。时序逻辑电路时序逻辑电路 组合逻辑组合逻辑 电路网络电路网络存储元件单元存储元件单元时序网络的结构形式时序网络的结构形式组合逻辑电路组合逻辑电路存储元件存储元件输输入入输输出出反馈反馈触发器触发器 触发器触发器是构成时序逻辑电路的基本单元部件，能够

3、存储是构成时序逻辑电路的基本单元部件，能够存储1 1位二值信号。位二值信号。触发器的特性触发器的特性（2 2）u触发器的触发器的定义定义(Flip-Flop) 具有具有两种稳定状态两种稳定状态，在任何时候均处于一种稳定状态的电路，在任何时候均处于一种稳定状态的电路叫做双稳态触发器，简称叫做双稳态触发器，简称触发器触发器。（1 1）具有两个稳定状态。触发器具有两个互补输出端：具有两个稳定状态。触发器具有两个互补输出端：Q Q与与 。 定义：当定义：当 时时 ，为，为“1 1”态态; ; 当当 时，为时，为“0 0”态态。Q0Q, 1Q1Q, 0Q（2 2）在输入信号作用下，触发器可以置在输入信号

4、作用下，触发器可以置“1 1”态或态或“0 0”态。态。（3 3）当输入信号保持不变时，具有保持原来状态的功能。当输入信号保持不变时，具有保持原来状态的功能。u触发器的特点触发器的特点触发器的特性触发器的特性（3 3）u触发器输入输出关系的描述方法触发器输入输出关系的描述方法功能表、特性方程、状态图、时序图功能表、特性方程、状态图、时序图：现态现态，表示电路当前的状态，表示电路当前的状态nQ：次态次态，表示在输入的作用后电路进入的，表示在输入的作用后电路进入的新状态新状态1nQX),f(QQn1n触发器触发器输入输入变量的集合变量的集合现态与次态指现态与次态指时时间间上的先后次序上的先后次序特

5、性方程特性方程：触发器具有触发器具有“记记忆忆”功能功能触发器的特性触发器的特性（4 4）u触发器的分类触发器的分类RS触发器触发器JK触发器触发器D触发器触发器TTL触发器触发器CMOS触发器触发器分类分类逻辑逻辑功能功能电路电路结构结构内部内部构成构成元件元件end主从型主从型边沿型边沿型维持阻塞型维持阻塞型钟控型钟控型u 8.1 RS 8.1 RS触发器触发器8.1.3 8.1.3 数据锁存器数据锁存器8.1.2 8.1.2 钟控钟控RSRS触发器触发器8.1.1 8.1.1 基本基本RSRS触发器触发器8.1.1 8.1.1 基本基本RSRS触发器触发器u 由与非门组成的由与非门组成的

6、基本基本 RS 触发器触发器 1.1.电路结构及逻辑符号电路结构及逻辑符号QQG1G2QQSSRQQQ = 1，Q = 0 时，称为触发器的时，称为触发器的 1 状态，记为状态，记为 Q = 1；Q = 0，Q = 1 时，称为触发器的时，称为触发器的 0 状态，记为状态，记为 Q = 0。 R置置0端，端， （复位端）（复位端） R:Reset 置置1端，端， （置位端）（置位端） S: Set 信号输入端信号输入端低电平有效低电平有效互补互补输出端，正输出端，正常工作时，它们常工作时，它们的输出状态相反。的输出状态相反。 低电平有效低电平有效 QQSRG1G211011000SR 功功 能

7、能 说说 明明输输 入入QQ输输 出出2. 工作原理及逻辑功能工作原理及逻辑功能 0111 10触发器被置触发器被置 0 触发器置触发器置 0108.1.1 8.1.1 基本基本RSRS触发器触发器2. 2. 工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 21 11 10 01 11 10 00 00 0S SR R功功 能能 说说 明明输输 入入Q QQ Q输输 出出1 10 00 01 11 11 1触发器被置触发器被置 1 1 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 18.1.1 8.1.1 基本基本RSRS触发器触发

8、器12.2.工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 21 11 10 01 11 10 00 00 0S SR R 功功 能能 说说 明明输输 入入Q QQ Q输输 出出1 11 1 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变G G2 2 门输出门输出QR QQQ 1G1G1门输出门输出QS QQQ 18.1.1 8.1.1 基本基本RSRS触发器触发器2.2.工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 21 11 10 01

9、11 10 00 00 0S SR R 功功 能能 说说 明明输输 入入Q QQ Q输输 出出11 触发器置触发器置 0 01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变8.1.1 8.1.1 基本基本RSRS触发器触发器当当 时，时，1,1SR 若若0Q, 1Qnn 则则0Q, 1Q1n1n1001102.2.工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 21 11 10 01 11 10 00 00 0S SR R 功功 能能 说说 明明输输 入入Q QQ Q输输 出出11 触发器置触发器置 0

10、01 10 0 触发器置触发器置 1 10 01 1 触发器保持原状态不变触发器保持原状态不变不不 变变8.1.1 8.1.1 基本基本RSRS触发器触发器当当 时，时，1,1SR 若若0Q, 1Qnn 则则0Q, 1Q1n1n 若若1Q, 0Qnn 则则1Q, 0Q1n1nnnQQ1保持保持0110012. 2. 工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 2 输出状态不定输出状态不定(禁用禁用)不不 定定11011000SR功功 能能 说说 明明输输 入入QQ输输 出出 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保

11、持原状态不变不不 变变0 00 01 11 1输出既非输出既非 0 0 状态，状态，也非也非 1 1 状态。当状态。当R R 和和 S S 同时由同时由0 0变变1 1时，输出时，输出状态可能为状态可能为0 0，也可能为，也可能为 1 1，即，即输出状态不定输出状态不定。因。因此，这种情况此，这种情况禁用禁用。8.1.1 8.1.1 基本基本RSRS触发器触发器基本基本RSRS触发器：触发器：状态分析状态分析&QQRSRS=01时时10QQRS=10时时01QQRS=11时时, 输出保持原状态输出保持原状态RS=00时时, 11QQ但当但当RS=00同时变为同时变为11时，翻转快的时，

12、翻转快的门输出变为门输出变为0，另一个不得翻转。，另一个不得翻转。0 00 01 11 11110G2G2G1G12. 2. 工作原理及逻辑功能工作原理及逻辑功能 Q QQ QS SR RG G1 1G G2 2 输出状态不定输出状态不定(禁用禁用)不不 定定11011000SR功功 能能 说说 明明输输 入入QQ输输 出出 触发器置触发器置 010 触发器置触发器置 101 触发器保持原状态不变触发器保持原状态不变不不 变变0 00 01 11 1输出既非输出既非 0 0 状态，状态，也非也非 1 1 状态。当状态。当R R 和和 S S 同时由同时由0 0变变1 1时，输出时，输出状态可能

13、为状态可能为0 0，也可能为，也可能为 1 1，即，即输出状态不定输出状态不定。因。因此，这种情况此，这种情况禁用禁用。8.1.1 8.1.1 基本基本RSRS触发器触发器解：解：例例 设下图中触发器初始状态为设下图中触发器初始状态为 0，试对应输入波形，试对应输入波形 画出画出 Q 和和 Q 的波形。的波形。Q QQ QS SR RS SR R波形图波形图dSdRQQ1 10 01 10 01 1110101设设初始状态初始状态为为“0 0” ” 置置“1 1” ” 置置“0 0” ” 保持保持“0” 0” 不允许不允许不定不定状态状态保持保持“1” 1” 基本基本RSRS触发器触发器dSd

14、R功能说明功能说明1nQ0 1 1 置置“1”1 0 0 置置“0”0 0 不允许不允许nQ1 1 保持保持3 3、 触发器的状态触发器的状态 p 0 0态、态、1 1态、不正常态态、不正常态 p 现态和次态现态和次态 现态现态（Present StatePresent State）：触发器在接收信号之前所处的）：触发器在接收信号之前所处的状态，用状态，用Q Q n n表示；表示；次态次态（Next StateNext State）：触发器在接收信号之后建立的新）：触发器在接收信号之后建立的新的稳定状态，用的稳定状态，用Q Q n+1n+1表示。表示。 称为称为“0 0”态，态， 10QQ称为

15、称为“1 1”态，态， 01QQ或或00QQ11QQ称为不正常态。称为不正常态。 基本基本RSRS触发器触发器特性表（真值表）特性表（真值表）现态现态：触发器接收输入信号之前的状：触发器接收输入信号之前的状态态，也就是触发器原来的稳定状态。，也就是触发器原来的稳定状态。次态次态：触发器接收输入信号之后所：触发器接收输入信号之后所处的新的稳定状态。处的新的稳定状态。真值表：真值表：触发器次态与输入信号、电路触发器次态与输入信号、电路原有状态原有状态( (现态）之间关系的真值表。现态）之间关系的真值表。4 4、与非门组成的与非门组成的RSRS触发器的状态真值表：触发器的状态真值表： 00001触发

16、器触发器状态不定状态不定01010100触发器触发器置置 000101101触发器触发器置置 1111110011触发器触发器保持原状态不变保持原状态不变说说 明明Qn+1QnSR基本基本RS触发器特触发器特性表的简化表示性表的简化表示Qn11101010不定不定00Qn+1SR注意注意 置置 0 端端 R 和置和置 1 端端 S 低电平低电平有效。有效。禁用禁用 R = S = 0称约束条件称约束条件 基本基本RSRS触发器触发器 Qn0001111000011011RS次态次态Q Qn+1n+1的卡诺图的卡诺图约束条件 1)(1SRQRSQRSQnnn特性方程特性方程触发器的特性方程就是触

17、发器次态触发器的特性方程就是触发器次态Q Qn+1n+1与输入与输入及现态及现态Q Qn n之间的逻辑关系式之间的逻辑关系式基本基本RS触发器的触发器的简化特性表简化特性表Qn11101010不定不定00Qn+1SR状态转换图状态转换图描述触发器的状态转换关系及转换条件的图形称为状态转换图描述触发器的状态转换关系及转换条件的图形称为状态转换图0 01 11/1/1 1/ /10/10/01/01/当触发器处在当触发器处在0 0状态，即状态，即Q Qn n=0=0时，若输入信号时，若输入信号 0101或或1111，触发器仍为，触发器仍为0 0状态；状态；RSRS当触发器处在当触发器处在1 1状态

18、，即状态，即Q Qn n=1=1时，若输入信号时，若输入信号 1010或或1111，触发器仍为，触发器仍为1 1状态；状态；RSRSRSRS若若 1010，触发器就会翻转成为，触发器就会翻转成为1 1状态。状态。RSRS若若 0101，触发器就会翻转成为，触发器就会翻转成为0 0状态。状态。/R S波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为反映触发器输入信号取值和状态之间对应关系的图形称为波形图波形图. .R RS SQ QQ Q置置1 1置置0 0置置1 1置置1 1置置1 1保持保持不允许不允许0 01 11/1/1 1/ /1010/ /01/01/基本基本RSRS触

19、发器的特点触发器的特点（1 1）触发器的次态不仅与输入信号状态有关，而且）触发器的次态不仅与输入信号状态有关，而且与与触触发器的发器的现态有关现态有关。（2 2）电路）电路具有两个稳定状态具有两个稳定状态，在无外来触发信号作用时，在无外来触发信号作用时，电路将保持原状态不变。电路将保持原状态不变。（3 3）在外加触发信号有效时，电路）在外加触发信号有效时，电路可以触发翻转可以触发翻转，实现，实现置置0 0或置或置1 1。（4 4）在稳定状态下两个输出端的状态必须是）在稳定状态下两个输出端的状态必须是互补关系互补关系，即有约束条件。即有约束条件。在数字电路中，凡根据输入信号在数字电路中，凡根据输

20、入信号R、S 情况的情况的不同，具有置不同，具有置0、置、置1和保持功能的电路，和保持功能的电路，都称都称为为RS触发器触发器。u 由由或非门或非门构成的基本构成的基本RSRS触发器触发器 1 1、电路结构和逻辑符号、电路结构和逻辑符号 逻逻辑辑符符号号电电路路图图R R、S S称为触发脉冲输入端称为触发脉冲输入端( (高电平有效）高电平有效）; ;R R为复位（为复位（ResetReset）端，）端，S S为置位（为置位（SetSet）端。）端。 2 2、输入和输出的关系、输入和输出的关系 保持保持1 00 1不定不定 0 00 11 01 1 R S QQ00输输出出不不变变0110100

21、11100基本基本RSRS触发器触发器约束条件：约束条件： S S R=0R=0u 基本基本 RS RS 触发器的两种形式比较触发器的两种形式比较特特性性表表Qn11101010不定不定00Qn+1SR不定不定11001110Qn00Qn+1SRQQSRSRQQSRSR逻逻辑辑符符号号置置 0 0、置、置1 1 信信号低电平有效号低电平有效置置 0 0、置、置1 1 信信号高电平有效号高电平有效注注意意弄清输入信号弄清输入信号是低电平有效是低电平有效还是高电平有还是高电平有效。效。基本基本RSRS触发器触发器u 基本基本RSRS触发器的应用触发器的应用 1、作为存储单元，可存储作为存储单元，可

22、存储1位二进制信息；位二进制信息； 2、其它功能触发器的基本组成部分；其它功能触发器的基本组成部分；基本基本RSRS触发器触发器3、构成单脉冲发生器构成单脉冲发生器 。（应用（应用1：消除机械开关的振动：消除机械开关的振动“毛刺毛刺”）vO窄脉冲窄脉冲机械开关振动引起的机械开关振动引起的“毛刺毛刺”A. 机械开关的接通机械开关的接通B. 对电压波形的影响对电压波形的影响基本基本RSRS触发器触发器单脉冲发生电路：单脉冲发生电路： 每按动开关每按动开关ANAN一次，触发器只输出一个正脉冲。一次，触发器只输出一个正脉冲。 基本基本RSRS触发器触发器置置1 1态态&QQSR1G2GV5AN

23、RR0 01 11/1/1 1/ /1010/ /01/01/优点：优点：缺点：缺点：电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。 1. 1. 输出受输入信号直接控制，不能定时控制；输出受输入信号直接控制，不能定时控制； 2. 2. 有约束条件。有约束条件。 u 基本基本RSRS触发器的优缺点触发器的优缺点 基本基本RSRS触发器触发器&QQSR1G2G优点：优点：缺点：缺点：电路简单，是构成各种触发器的基础。电路简单，是构成各种触发器的基础。 1. 1. 输出受输入信号直接控制，不能定时控制；输出受输入信号直接控制，不能定时控制； 2. 2. 有约束条件。有约

24、束条件。 u 基本基本RSRS触发器的优缺点触发器的优缺点 基本基本RSRS触发器触发器11001111100010100101011100010011*SRQQ:*:(QQ现态次态 新态)&QQSR1G2G时钟控制的触发器1414实际工作中，触发器的工作状态不仅要由触发输入实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作；为此，需要信号决定，而且要求按照一定的节拍工作；为此，需要增加一个时钟控制端增加一个时钟控制端CP CP 。 CP CP 即即 Clock PulseClock Pulse，它是一串周，它是一串周期和脉宽一定的矩形脉冲。期和脉宽一定的

25、矩形脉冲。 具有时钟脉冲控制端的触发器称为具有时钟脉冲控制端的触发器称为时钟触发器时钟触发器，又，又称称钟控触发器钟控触发器或或电平触发器。电平触发器。 同步触发器是其中最简单的一种。同步触发器是其中最简单的一种。钟控触发器的分类钟控触发器的分类 按触发引导电路的不同，触发器又分成以下不同种类：按触发引导电路的不同，触发器又分成以下不同种类： 钟控钟控RS触发器触发器 钟控钟控 D 触发器触发器 钟控钟控 T (T ) 触发器触发器 钟控钟控JK触发器触发器15电平触发的电平触发的RS触发器触发器电平触发的电平触发的D 触发器触发器电平触发的电平触发的T (T ) 触发器触发器电平触发的电平触

26、发的JK触发器触发器钟控钟控 电平触发电平触发8.1.2 钟控钟控RS触发器触发器 一、电路结构与工作原理一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*QQRSCLK才起作用。和到达，只有触发信号触发器基本输入控制门RSCLKRS011钟控钟控RS触发器触发器(同步同步RS触发器触发器):保保持持不不变变电路结构图形符号现现态态次次态态018.1.2 钟控钟控RS触发器触发器 (又称又称同步同步RS触发器触发器）一、电路结构与工作原理一、电路结构与工作原理0 XX000 XX111 00001 00111 1001

27、1 10111 01001 01101 1101*1 1111*CLKSR才起作用。和到达，只有触发信号触发器基本输入控制门RSCLKRS1钟控钟控RS触发器触发器(同步同步RS触发器）触发器）:电路结构图形符号SR正常触发01*Q QQQG1G2SRG3G4CLKQ3Q40111SR基本基本 RS 触发器触发器 增加了由时钟增加了由时钟 CLKCLK 控制的门控制的门 G G3 3、G G4 4 工作原理工作原理 CLK= 0 时，时，G3、G4被被封锁，输入信号封锁，输入信号 R、S不起作用。基本不起作用。基本 RS 触触发器的输入均为发器的输入均为 1，触触发器状态保持不变发器状态保持不

28、变。 CLK = 1 时时，G3、G4解解 除封锁，将输入信号除封锁，将输入信号 R 和和 S 取非后送至基本取非后送至基本RS 触发器的输入端。触发器的输入端。 钟控钟控RS触发器触发器 （同步同步RS 触发器触发器 )CLKCLK=0时时011触发器保持原态触发器保持原态&QQ&RSDRDS17CLK=1时时1RS&QQ&RSCLKDSDR输出随输入改变输出随输入改变180011QQ0 XX000 XX111 00001 00111 10011 10111 01001 01101 1101*1 1111*QQRSCLK钟钟控控RSRS触发器触发器的功能表的功

29、能表 ( (电平电平RSRS触发器）触发器）1 10 0Q Q高电平有效高电平有效RS=RS=1 10, Q0, Q置置0 0RS=0RS=01 1, Q, Q置置1 1CLK=1时时1RS&QQ&RSCLKDSDR输出随输入改变输出随输入改变180110100 XX000 XX111 00001 00111 10011 10111 01001 01101 1101*1 1111*QQRSCLK钟钟控控RSRS触发器触发器的功能表的功能表 ( (电平电平RSRS触发器）触发器）1 10 0Q Q高电平有效高电平有效RS=10, Q置置0RS=01, Q置置1基本基本RS触发器触

30、发器（7 7）CPSRQ时序图时序图QQSRCPS RS R1nQ功能功能nQ0 00 0保持保持0 10 10 0置置“0 0”1 01 01 1置置“1 1”1 11 1X X不允许不允许功能表功能表（CP1）假设触发器的初始状态为假设触发器的初始状态为“0 0”Q保保持持保保持持置置1保保持持置置0保保持持不不允允许许保保持持置置“0 0”在在CLK=1CLK=1的全部时间里，的全部时间里，S S和和R R的变化都将引起输出状态的变化。的变化都将引起输出状态的变化。1CLKQQSR在期间，和 可能随 、 变化多次翻转设触发器的初始设触发器的初始状态是状态是0 0态态干扰干扰脉冲脉冲3.3

31、.钟控钟控RS RS 触发器的特性表与特性方程触发器的特性表与特性方程 000010101010101101011000111101Qn+1QnSR特特性性表表同步同步RS RS 触发器触发器Q Qn+1n+1的卡诺图的卡诺图RSQn0100 0111 10 1 1 1 特性方程指触发器次态特性方程指触发器次态(Q(Qn+1n+1或或Q Q* *) )与输入信号和电与输入信号和电路原有状态路原有状态(Q(Qn n) )之间的逻辑关系式。之间的逻辑关系式。 特性方程特性方程1(1)nnQSRQCLK RS = 0(约束条件约束条件)0 0111 的前提下：CLK4 4、基本基本RSRS触发器与钟

32、控触发器与钟控RSRS触发器的区别触发器的区别 （a a）基本）基本RSRS触发器输出波形触发器输出波形 （b b）钟控）钟控RSRS触发器输出波形触发器输出波形 结论：钟控结论：钟控RSRS触发器只在触发器只在CLKCLK高电平期间接收输入信号，基高电平期间接收输入信号，基本本RSRS触发器任何时候均能接收输入信号。触发器任何时候均能接收输入信号。 钟控钟控RSRS触发器触发器钟控同步钟控同步RS触发器触发器CLK1时的状态表、状态方程时的状态表、状态方程 RS = 0( (约束条件约束条件) )1(1)nnQSRQCLK（带（带异步置位、复位端异步置位、复位端）钟控钟控异步异步RSRS触发

33、器触发器只要在只要在S SD D或或R RD D端加入低电平，可端加入低电平，可立即将触发器置立即将触发器置1 1或置或置0 0，而，而不受不受CLKCLK和输入信号的控制和输入信号的控制DSDRDRDSQQ1SC11R QQG1G2SRG3G4CLKQ3Q4不定不定110011 10Qn00Qn+1SRRS功能功能 R、S 信号信号高电平有效高电平有效 SSDRRDRDSD2.2.逻辑功能与逻辑符号逻辑功能与逻辑符号电平触发的电平触发的异步异步RSRS触发器触发器 异步置异步置 0 端端 RD 和异步置和异步置1 端端 SD 不受不受 CLK控制控制。实际应用中，常需要利用异步端预置触发器值

34、实际应用中，常需要利用异步端预置触发器值(置置 0 或置或置 1)，预置完毕后应使预置完毕后应使 R = SD = 1。S CLK RQQG1G2SRG3G4CLKQ3Q4RDSD2.2.逻辑功能与逻辑符号逻辑功能与逻辑符号电平触发的电平触发的异步异步RSRS触发器触发器 异步置异步置 0 端端 RD 和异步置和异步置1 端端 SD 不受不受 CLK控制控制。实际应用中，常需要利用异步端预置触发器值实际应用中，常需要利用异步端预置触发器值(置置 0 或置或置 1)，预置完毕后应使预置完毕后应使 RD = SD = 1。QQ1SC11RSSDRRDS CLK R异步输入端的作用：异步输入端的作用

35、： 若若1R0Sdd ，置置“1 1” 若若0R1Sdd ，置置“0 0”R RD DCLKCLKR RQ QQ Q1S1SS SC1C1CLKCLKR R1R1RR RS SV VCCCCR RD DS S解：解：例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q 端波形。端波形。原态未知原态未知Q QV VCCCC电平触发的电平触发的异步异步SRSR触发器触发器u RS RS 触发器触发器 钟控触发器CLKCLK1 1时的状态真值表时的状态真值表 RS = 0( (约束条件约束条件) )1(1)nnQSRQCLK状态方程状态方程u D 触发器（触发器（Delay flip-flop

36、s） 1() 1nCPQD2、特性方程特性方程 将将S =D,R =D（保证了（保证了SR=0）代）代入入RS触发器的特性方程得触发器的特性方程得特点：特点：选通信号有效时选通信号有效时，Q n+1 跟随跟随 D 信号信号8.1.3 数据锁存器（数据锁存器（D触发器）触发器）1(1)nnnQDSRQCPDDQ带选通控制的数据锁存器带选通控制的数据锁存器 CP CP( (选通端选通端) )RSCP=0时时011保持保持D&QQ&CP输出保持原态输出保持原态22G G1 1G G2 2G G3 3G G4 48.1.3 数据锁存器（数据锁存器（D触发器）触发器）CP=1时时1D&a

37、mp;QQ&CPDQn123DDDDG G1 1G G2 2G G3 3G G4 43 3、状态真值表状态真值表 D Qn Qn+1 0 0 0 1 1 0 1 1 0011 （CP=1时）时）8.1.3 数据锁存器（数据锁存器（D触发器）触发器）1nnnSRQDQQDD解：解： 例例 试对应输入波形画出下图中试对应输入波形画出下图中 Q Q 端波形端波形( (设触发器设触发器 初始状态为初始状态为 0)0)。Q QQ Q1D1DD DC1C1CPCPD DCPCPQ QCPCP = = 0 0，同步触发器状态不变，同步触发器状态不变CPCP = = 1 1，同步，同步 D D 触发器

38、次触发器次态跟随态跟随 D D 信号信号8.1.3 8.1.3 数据锁存器（数据锁存器（D D触发器）触发器）T T1 1T T2 2Q保持D的锁存值u 电平触发方式电平触发方式 如果触发器在如果触发器在CPCP脉冲的高电平或低电平脉冲的高电平或低电平期间期间接收输入接收输入信号，称为电平触发方式。信号，称为电平触发方式。 电平触发方式分电平触发方式分高电平高电平触发方式和触发方式和低电平低电平触发方式。触发方式。 前述钟控同步触发器就采用电平触发方式。前述钟控同步触发器就采用电平触发方式。 电平触发器的特点钟控钟控RSRS触发器触发器( (电平触发的电平触发的RSRS触发器）触发器）u 电平

39、触发方式电平触发方式 如果触发器在如果触发器在CPCP脉冲的高电平或低电平脉冲的高电平或低电平期间期间接收输入接收输入信号，称为电平触发方式。信号，称为电平触发方式。 电平触发方式分电平触发方式分高电平高电平触发方式和触发方式和低电平低电平触发方式。触发方式。 前述钟控同步触发器就采用电平触发方式。前述钟控同步触发器就采用电平触发方式。 电平触发器的特点钟控钟控D D触发器触发器( (电平触发的电平触发的D D触发器）触发器）（3 3）D锁存器的锁存器的“空翻空翻”现现象象QCPD 假设触发器的初始状态为假设触发器的初始状态为“0 0”，画出在图，画出在图示输入下的输出波形。示输入下的输出波形

40、。QQDCP“0” 在在CP=1CP=1期间，输出变化多于期间，输出变化多于一次的现象，称为一次的现象，称为“空翻空翻”。如何保证不如何保证不出现出现“空空翻翻”？在在CP=1CP=1期间，输期间，输入信号保持不变。入信号保持不变。end电平触发器的缺点1.1.电平触发方式的电平触发方式的“空翻空翻”现象：现象：指在一个指在一个CPCP脉冲周期内，触发器状态变化多于一次的现象。脉冲周期内，触发器状态变化多于一次的现象。 2 2、空翻带来两个问题空翻带来两个问题：一是触发器的抗干扰能力下降；一是触发器的抗干扰能力下降； 二是限制了触发器的使用范围。二是限制了触发器的使用范围。 电平触发器的缺点3

41、. 3. 为了解决空翻现象，可以采用脉冲触发脉冲触发或边沿边沿触发触发的的触发器。边沿触发器u 边沿触发方式边沿触发方式 如果触发器仅在如果触发器仅在CPCP脉冲的脉冲的上升沿或下降沿上升沿或下降沿时刻时刻接收输入接收输入信号，称为边沿触发方式。信号，称为边沿触发方式。 下降沿触发下降沿触发 边沿触发方式又分为边沿触发方式又分为上升沿上升沿和和下降沿下降沿两种触发方式。两种触发方式。上升沿触发上升沿触发边沿触发器有： 维持阻塞触发器维持阻塞触发器( (通常上升沿触发通常上升沿触发) )； 利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器( (通常下降沿触发通常下降沿触发) )； 利用利

42、用CMOSCMOS 传输门的边沿触发器传输门的边沿触发器( (通常上升沿触发通常上升沿触发) )。u 边沿触发器的实现方式电路结构和工作原理边沿触发器的实现方式0 0 111 10 0Q Q1 1=D=D保保持持保持保持Q Q2 2=D=D0 01 1列列出出真真值值表表X X X0 X 01 X 1*QQDCLKQ触触发发1234(2)*,TGTGDclkTGTGQD断断，通通“主主”保保持持此此前前的的状状态态后后，通通，断断反反馈馈不不通通12134,(3),TGTGQDclkTGTGQclk通通，断断接接收收新新的的输输入入断断，通通保保持持 反反馈馈通通路路接接通通直直到到下下个个后

43、后，输输出出才才能能变变化化。列出真值表)4(X X X0 X 01 X 1*QQDCLKQ0 01 1=/D0 0保保持持111234,(1)0,T GT GQD QDclkT GT GQ通通 ，断断随随 着着而而 变变 化化时时 ，断断 ，通通反反 馈馈 通通 路路 接接 通通自自 锁锁，保保 持持111234,(1)0,T GT GQD QDclkT GT GQ通通 ，断断随随 着着而而 变变 化化时时 ，断断 ，通通反反 馈馈 通通 路路 接接 通通自自 锁锁，保保 持持1234(2),*QTGTGTGDclkTG断断，通通“主主”保保持持此此前前的的状状态态D D后后，通通，断断反反

44、馈馈不不通通12134,(3),TGTGQDclkTGTGQclk通，断接收新的输入断，通保持 反馈通路接通直到下个后，输出才能变化。列出真值表)4(X X X0 X 01 X 1*QQDCLKQ010 0=D1 1保保持持保保持持0 0=D111234,(1)0,T GT GQD QDclkT GT GQ通通 ，断断随随 着着而而 变变 化化时时 ，断断 ，通通反反 馈馈 通通 路路 接接 通通自自 锁锁，保保 持持12134,(1)0,TGTGQD QDclkTGTGQ通，断随着 而变化时，断，通保持 反馈通路接通，自锁反馈不通断通，“主”保持此前的状态通断，后，,)(QQTGTGDTGT

45、Gclk4321212341(3),TGTGclkTGTGQkQDcl通通，断断断断，通通保保持持 反反馈馈接接收收新新通通路路接接的的输输入入直直到到下下个个后后，输输出出才才通通能能变变化化。列出真值表)4(X X X0 X 01 X 1*QQDCLKQ1 1=新新D0 0保保持持1 100变变化化=新新D列出真值表)4(X X X0 X 01 X 1*QQDCLKQ、后的状态无关输入的状态，而与此前仅取决于上升沿到达时，的上升沿（或下降沿）变化发生在二、动作特点*QclkQp具有异步置位、复位端的具有异步置位、复位端的维持阻塞维持阻塞D触发器触发器不管不管CP=0CP=0还是还是1 1，

46、触发器置，触发器置1 1态。态。10DDRS，不管不管CP=0CP=0还是还是1 1，触发器置，触发器置0 0态。态。01DDRS，&QQD2G1G&4G3GCP&6G5GDSDR8.3 维阻维阻D D触发器触发器 （属于边沿触发器）（属于边沿触发器）0 01 11 10 00 01 1p具有异步置位、复位端的具有异步置位、复位端的维持阻塞维持阻塞D触发器触发器不管不管CP=0CP=0还是还是1 1，触发器置，触发器置1 1态。态。10DDRS，不管不管CP=0CP=0还是还是1 1，触发器置，触发器置0 0态。态。01DDRS，&QQD2G1G&4G3

47、GCP&6G5GDSDR8.3 维阻维阻D D触发器触发器 （属于边沿触发器）（属于边沿触发器）1 10 00 01 1（维持阻塞）（维持阻塞）8.3 维阻维阻D触发器触发器 （属于边沿触发器）（属于边沿触发器）1、电路结构和逻辑符号电路结构和逻辑符号 G3、G4、G5、G6构成了构成了D信号的输入通道。信号的输入通道。1DC1QQ基本基本RS触发器触发器 G1、G2构成了基本构成了基本RS触发器。触发器。8.3 维阻维阻D触发器触发器 （属于边沿触发器）（属于边沿触发器）时当1, 1ddRS-带带异步输入端异步输入端的的D触发器触发器直接复直接复位端位端直接置直接置位端位端QQDG1

48、G2RSSRG3G4G5G6CPdSdR时当1, 0ddRS0Q, 1Q时当0, 1ddRS1Q, 0Q异步置位异步置位异步复位异步复位CPDQ1n同步工作同步工作DCPdSdRQQ符符号号0111102 2、工作原理分析工作原理分析1.1.触发器维持原状态不变。触发器维持原状态不变。 0 01 11 1D DD D2.2.输入信号输入信号D D 经门经门G G5 5取反后到达门取反后到达门G G6 6的输入端，再经的输入端，再经门门G G6 6取反后到达门取反后到达门G G4 4的输入端，等待送入。的输入端，等待送入。 当当CP=0CP=0时时输输出出不不变变2 2、维持阻塞、维持阻塞D D

49、触发器触发器基本基本RSRS触发触发器器2 2、工作原理分析工作原理分析（设（设D D =0=0，当，当CP CP 由由0 10 1时时 ） 若若D D =0=0，CPCP= = 时，则时，则Q Q n+1n+1= =D D = 0= 0，并立即封锁输入通路。，并立即封锁输入通路。0 01 11 10 01 1封锁输封锁输入通路入通路0 01 11 11 10 00 0输输出出0 0态态D DD D0 0输输出出不不变变2 2、维持阻塞、维持阻塞D D触发器触发器基本基本RSRS触发器触发器2 2、工作原理分析工作原理分析（设（设D D =1=1，当，当CP CP 由由0101时时 ） 若若D

50、 D =1=1，CP CP = = 时，则时，则Q Q n+1n+1= =D D =1=1，并立即封锁输入通路。，并立即封锁输入通路。1 10 00 01 11 1封锁输封锁输入通路入通路0 00 01 11 11 11 1输输出出1 1态态2 2、维持阻塞、维持阻塞D D触发器触发器基本基本RSRS触发器触发器1 1维持阻塞维持阻塞D D触发器只有在触发器只有在CPCP脉冲的上升沿时刻接收输入信号；脉冲的上升沿时刻接收输入信号； 2 2不同的触发方式是采用不同的触发器结构来实现的。不同的触发方式是采用不同的触发器结构来实现的。 结论结论2 2、维持阻塞、维持阻塞D D触发器触发器 如果维持阻

51、塞如果维持阻塞D D触发器的输入信号刚好在触发器的输入信号刚好在CPCP脉冲的脉冲的上升沿发生改变是否允许？如不允许，对输入信号有什上升沿发生改变是否允许？如不允许，对输入信号有什么要求？么要求？ 思考思考2 2、维持阻塞、维持阻塞D D触发器触发器TsetThDCPQ建立时间建立时间（ Setup TimeSetup Time）TsetTset，输入端数据，输入端数据D D在时钟上在时钟上升（下降）沿到来之前应稳定的时间。对于维持阻塞升（下降）沿到来之前应稳定的时间。对于维持阻塞D D触发触发器，器， Tset=2tTset=2tPDPD。u 建立时间和保持时间建立时间和保持时间保持时间保持

52、时间（Hold TimeHold Time）ThTh，输入端数据，输入端数据D D在时钟上升在时钟上升（下降）沿过去以后应稳定的时间。对于维持阻塞（下降）沿过去以后应稳定的时间。对于维持阻塞D D触发触发器，器， Th=1tTh=1tPDPD。2 2、维持阻塞、维持阻塞D D触发器触发器 具有异步置位、复位端的维持阻塞具有异步置位、复位端的维持阻塞D D触发器触发器不管不管CP=0CP=0还是还是1 1，触发器置，触发器置1 1态。态。10DDRS，不管不管CP=0CP=0还是还是1 1，触发器置，触发器置0 0态。态。01DDRS，&QQD2G1G&4G3GCP&5G

53、5GDSDR2 2、维持阻塞、维持阻塞D D触发器触发器执行执行 Qn+1 = D1111在在 CP 时刻时刻0011Qn111保持不变保持不变Qn011禁禁 用用不定态不定态00异步置异步置 1101异步置异步置 0010说说 明明Qn+1DCPSR异步端低电平有效的上升沿触发式 D 触发器功能表 具有异步置位、复位端的维持阻塞具有异步置位、复位端的维持阻塞D D触发器的功能表触发器的功能表2 2、维持阻塞、维持阻塞D D触发器触发器Q QQ Q 边沿触发器只有边沿触发器只有CPCP的的上升沿或下降沿瞬间上升沿或下降沿瞬间才能接受控制才能接受控制输入信号，改变状态，输入信号，改变状态，因此在

54、一个时钟脉冲下，触发器最多因此在一个时钟脉冲下，触发器最多只能翻转一次，只能翻转一次，从根本上杜绝了空翻的现象。从根本上杜绝了空翻的现象。 例例2：一上升沿触发的：一上升沿触发的D触发器，设初态为触发器，设初态为1，试在给定，试在给定CP、D下，画出下，画出Q 和和Q 波形。波形。 8.3 8.3 维阻维阻D D触发器触发器 ( (属于边沿触发器属于边沿触发器) )QQCPDC11D8.4 主从触发器(脉冲触发的触发器)电路结构与工作原理电路结构与工作原理提高可靠性，要求每个提高可靠性，要求每个CLKCLK周周期输出状态只能改变期输出状态只能改变1 1次次表示延迟输出表示延迟输出主从主从RSR

55、S触发器触发器(1)(1)由两个同样的电平触发由两个同样的电平触发RSRS触发器构成触发器构成8.4.18.4.1主从主从RSRS触发器触发器(2)(2)两个触发器的两个触发器的CPCP互补互补1 1、电路结构及符号电路结构及符号主触发器主触发器从触发器从触发器2 2、动作特点：动作特点： (1) CLK=1(1) CLK=1期间，主期间，主FF FF 根据根据R R、S S 翻转，从翻转，从FFFF不变。不变。 (2) CLK=0(2) CLK=0期间，从期间，从FFFF根据根据QmQm、QmQm翻转，而主翻转，而主FFFF不变。不变。 主从触发主从触发器的标志器的标志CLK = 0 期间，

56、主触发器被封锁，保持期间，主触发器被封锁，保持CLK 到达之前的状态不变，到达之前的状态不变， Q从从 = Q主主， 因此，从因此，从 RS 触发器状态变化只发生在触发器状态变化只发生在CLK 。8.4.28.4.2主从主从RSRS触发器触发器下降沿下降沿触发触发1.(1)1,(2)SRclkS Rcclklk主从触发器时，“主”按翻转，“从”保持下降沿到达时，“主”保持，“从”根据“主”的状态翻转所以每个周期，输出状态只可能改变一次X XX X00 0000 1110 0110 1101 0001 1011 01*11 11*QQRSCLKnQ1 10 01 10 01 10 08.4.1

57、8.4.1 主从主从RSRS触发器触发器1 10 00 01 1例例 已知已知CP、S、R 的波形，试画出主从的波形，试画出主从RS触发器触发器Q 和和Q 的的电压波形。设的初始状态为电压波形。设的初始状态为Q = 0。 解题方法：解题方法： 第一步：在第一步：在CP1期间，根据期间，根据S、R的状态得到的状态得到Qm、Qm的的 电压波形；电压波形； 第二步：在第二步：在CP下降沿到达时，根据下降沿到达时，根据Qm、Qm的状态画出的状态画出Q、 Q的电压波形。的电压波形。8.4.1 8.4.1 主从主从RSRS触发器触发器Q Qm mQ Qm mQ QQ Q在在CPCP的的下降沿时刻下降沿时刻

58、，触发器状态的发生改变，触发器状态的发生改变在一个在一个CPCP周期中，触发器输出端的状态只可能改变一次周期中，触发器输出端的状态只可能改变一次例例 已知已知CPCP、S S、R R 的波形，试画出主从的波形，试画出主从RSRS触发器触发器Q Q 和和Q Q 的的电压波形。设的初始状态为电压波形。设的初始状态为Q Q = 0= 0。 8.4.1 8.4.1 主从主从RSRS触发器触发器n 1nnnn(1)nnQSRQJQKQ QJQKQcp1 1、 电路结构和逻辑符号电路结构和逻辑符号 2 2、特性方程特性方程 nQJS nKQR 3 3、逻辑符号、逻辑符号4 4、功能表、功能表 称为称为 J

59、K 功能，即功能，即 JK = 00 时保持；时保持； JK = 11 时翻转；时翻转； J K 时时 Qn+1 值与值与 J 相同。相同。1说明说明Qn+1KJCP不变不变Qn00置置 0010翻转翻转11置置 1101不变不变Qn0Qn8.4.2 同步同步JKJK触发器触发器 （钟控（同步）（钟控（同步）T T触发器）触发器） 2 2、特性方程特性方程 1nnnnQT QTQTQ4 4、真值表真值表 T T Q Q n n Q Q n+1n+1 0 00 00 10 11 01 01 1 1 1 0 01 11 10 0 1 1、电路结构和逻辑符号电路结构和逻辑符号 8.5 T触发器T T

60、触发器可看成是触发器可看成是JKJK触发器触发器在在J=KJ=K条件下的特例条件下的特例J=TJ=TK=TK=TCPCP0 0 时时 触发器状态保持触发器状态保持CPCP1 1 时时 功能分析：功能分析：1nnnnQTQTQTQ状态图状态图 T T = 1 = 10 01 1T T = 0= 0 T T = 0 = 0 T T = 1 = 1状态表状态表nQ2626u 钟控钟控T T触发器触发器 保持保持翻转翻转状态状态同步同步T T 触发器触发器对钟控对钟控T T触发器，如令触发器，如令 T T1 1，就是钟控，就是钟控T T 触触发器了。发器了。CP CP 1 1 时时nnQQ1T T 触发器实现状态连续翻转。触发器实现状态连续翻转。2727u 同步同步TT触发器触发器 T T触发器可看成触发器可看成T T触发器在触发器在T T恒等于恒等于1 1条件下