第8章输入／输出接口基础与总线

1、第第8 8章章 输入输出接口基础与总线输入输出接口基础与总线教学内容教学内容 8.1 概述 8.1.1 外围设备及其信号 8.1.2 输入/输出接口的功能 8.2 CPU与端口之间的接口技术 8.2.1 最常用的简单输入/输出接口芯片 8.2.2 端口的编址方式 8.2.3 端口与CPU之间的接口 8.3 CPU与端口之间的数据传送方式 8.3.1程序控制方式 8.3.2 中断技术传送方式 8.3.3 DMA传送方式 8.4 总线技术 8.4.1 概述 8.4.2 PC总线教学目标教学目标 1 理解输入/输出接口的功能。 2 了解端口的编址方法。 3 掌握四种传送方式的特点。 4 了解总线技术

2、。重点内容重点内容 1 输入/输出接口的功能。 2 端口的编址方法。 3 端口与CPU之间的接口。 4 CPU与端口之间的数据传送方式（无条件传送方式、条件或查询传送方式、中断传送方式、DMA传送方式）。难点内容难点内容 1 CPU与端口之间的数据传送方式（无条件传送方式、条件或查询传送方式、中断传送方式、DMA传送方式）。学时数学时数 4学时8.1 8.1 概述概述 输入/输出接口是主机与外围设备之间的缓冲电路。 8.1.1 8.1.1 外部设备及其信号外部设备及其信号 1、外部设备 （1）输入设备 键盘、鼠标、扫描仪等。 （2）输出设备 显示器、打印机、绘图仪等。 （3）IO复合设备 硬盘

3、、光驱等。 2、外部设备的信号 （1）数据信号（主要部分） 按照其物理形态可分： 1）数字量：以二进制形式表示的数据、图形或文字信息。 2）模拟量：指那些以连续形态出现的物理量。 3）开关量：只有两种状态（0，1）的量。 4）脉冲量 （2）状态信号 作用：指示外部设备当前的工作状态，协调CPU与外部设备之间的操作。 （3）控制信号 作用：CPU向外设发出的命令。 8.1.2 8.1.2 输入输出接口的功能输入输出接口的功能 应具有以下基本功能： （l）解决CPU与外设之间速度不匹配问题 （2）实现信号电平的转换 （3）实现信号格式的转换 实现信号格式转换的情况可分成以下三种： 1）模数与数模转

4、换 2）开关量转换 3）并行串行转换 （4）实现CPU与外设之间同步工作 （5）实现CPU对端口的选择8.2 CPU8.2 CPU与端口之间的接口技术与端口之间的接口技术8.2.1 8.2.1 最常用的简单输入输出接口芯片最常用的简单输入输出接口芯片主要有缓冲器、锁存器和译码器。 （1）单向缓冲器74LS244 （2）双向缓冲器74LS245 （3）锁存器74LS373 （4）译码器74LS138 8.2.2 8.2.2 端口的编址方式端口的编址方式 1、端口 接口内部通常设置有若干个寄存器，用来暂存CPU和外设之间传输的数据、状态和命令，这些寄存器被称为端口。 端口根据寄存器内暂存的信息可分

5、为：数据端口、命令端口和状态端口。 状态信息的获取：CPU对状态端口进行一次读操作。 数据的输入输出：CPU对数据端口进行一次读或写操作。 控制命令的输出：CPU把若干位代码写入命令端口。 2、IO端口的寻址方法 IO端口的编址方式有两种：统一编址方式和独立编址方式。 （1）统一编址方式(存储器映像寻址) 优点： 1）简化了指令系统的设计，在微处理器指令集中不必包含IO操作指令； 2）访问IO设备的指令类型多、功能强，能用访问存储器指令，对 IO设备进行方便、灵活的操作； 3）IO地址空间可大可小，能根据实际系统上的外设数目来调整。 缺点：IO端口占用了存储单元的地址空间，且IO译码电路变得较

6、复杂。 其次，访问存储器的指令一般要比较长，这样延长了输入输出操作时间。 （2）独立编址方式 优点： 1）可读性好，输入输出指令和访问存储器的指令有明显的区别，使程序清晰； 2）IO指令长度短，执行的速度快，占用内存空间少； 3）IO地址译码电路较简单。 缺点：CPU指令系统中必须有专门的IN和OUT指令，而且这些指令的功能没有访问存储器的指令强。8.2.3 8.2.3 端口与端口与CPUCPU之间的接口之间的接口 1、简单IO接口的组成 简单IO接口的组成：由地址译码、数据锁存与缓冲器、状态寄存器、命令寄存器等 。 2、地址译码电路 地址译码电路是接口的重要组成部分。 地址译码电路分为两个部

7、分：接口的选择和端口的选择。 例8-1 某接口有四个端口分别为数据端口A、数据端口B、数据端口C和控制端口。数据端口A和数据端口C为输入口，数据端口B和控制端口为输出口，系统分配给接口的地址是378H、379H、37AH、37BH。设系统为最小工作模式，试设计接口的译码电路。 解：该接口共有四个端口地址，取地址码最低两位A1、A0作为接口内不同端口的选择，即：数据端口A、数据端口B、数据端口C和控制端口分别对应四种组合00、01、10、11，高14位地址码译出本接口的选择地址378H（也是数据端口A的地址）。 3、8086 CPU与端口之间的硬件接口 硬件接口三种方法： （1） 仅使用8086

8、CPU偶地址的接口技术 例8-2设有某8位IO接口电路芯片，其内部有 4个可寻址的端口，并已知该IO接口电路芯片的起始地址为328H，仅使用8086CPU中偶地址的接口技术，试求出该IO接口电路芯片的其余地址并设计出该接口电路。 解： I/O接口电路的8位数据线只与CPU数据总线的低8位相连，只有A0为0时接口电路才会被选中。用CPU的二位地址线A2和A1作为IO接口电路芯片内部寻址，其余地址线经译码后可求得该芯片的片选信号，译码地址应为328H。其接口电路芯片内部的 4个可寻址的端口地址应为328H、32AH、32CH、32EH。该接口电路如图8-6所示。 （2）仅使用8086CPU奇地址的

9、接口技术 I/O接口电路的8位数据线只与CPU数据总线的高8位相连，只有A0为1时接口电路才会被选中。 （3）使用8086CPU连续地址的接口技术 I/O接口电路的同时连接CPU数据总线的高8位和低8位，使用A0和 来决定使用高8位、低8位或同时使用高、低8位。 如图8-7所示。BHE8.3 CPU8.3 CPU与端口之间的数据传送方式与端口之间的数据传送方式 CPU与端口之间的数据传送方式有三种： 程序控制传送方式 中断技术传送方式 DMA传送方式8.3.1 8.3.1 程序控制方式程序控制方式 程序控制传送方式在程序控制下进行信息传送分为二种方式：无条件传送和条件传送。 1 无条件传送方式

10、 在需要时直接进行输入/输出操作。 软、硬件最简单，但要求外部设备一直处于准备好状态。 2、条件传送方式（查询式传送 ） 一个数据传送的过程软件必须由以下三个环节组成： CPU从状态端口中读取一个状态字。 CPU检测状态字的某对应位是否满足“就绪”的条件，如果不满足，则回到前一步重新读取状态字。 如果状态字表明该外设已处于“就绪”状态，则进行数据的传送。 硬件须具备两个端口：数据口和状态口。 （1）查询方式下的输入接口 1）输入接口硬件 电路包括状态端口和数据端口。当输入设备将数据锁存到数据锁存器时，同时使状态寄存器置位；CPU读数据时，同时清除状态寄存器。 低电平有效。IO/M 2）输入接口

11、软件（如图8-10） 例8-3设某接口的状态端口地址为STATE，状态位从D7位输入，数据端口的地址为INPORT，输入数据的总字节数为INCOUNT，试编制查询式输入数据的程序段。解： 设输入数据存放在内存单元的首地址为BUFF MOV SI，BUFF MOV CX，INCOUNTINPUT： IN AL，STATE TEST AL，80H JZ INPUT IN AL， INPORT MOV SI，AL INC SI LOOP INPUT （2）查询方式下的输出接口 1）输出接口硬件 CPU将数据送到数据锁存器时，同时置位状态寄存器输出设备读取数据后用 清除状态寄存器。ACK 2）输出接口

12、软件（如图8-12） 例8-4 设某接口的状态端口地址为STATE，状态位从D7位输入，数据端口的地址为OUTPORT，输出数据的总字节数为OUTCOUNT，试编制查询式输出数据的程序段。解：设输出数据段在内存单元的首地址为BUFF MOV SI，BUFF MOV CX，OUTCOUNTOUTPUT： IN AL，STATE TEST AL，80H JNZ OUTPUT MOV AL，SI OUT OUTPORT，AL INC SI LOOP OUTPUT 8.3.2 8.3.2 中断技术传送方式中断技术传送方式 查询方式的主要不足之处： （1）CPU的使用效率低 CPU将大量时间用在查询和等

13、待外设状态上。 （2）实时性差 查询间隔时间中不能及时处理外部设备的服务请求。 中断技术的特点在外部设备没有传送数据的要求时，CPU进行正常的工作，即执行主程序；当设备满足传送条件时，向CPU发出中断请求，CPU响应中断请求，暂停执行主程序，转而进行中断处理，进行数据传送，传送完毕后，再返回到主程序中。 中断传送方式能够实现并行操作，CPU使用效率高，实时性好。软件和硬件结构都较复杂。8.3.3 DMA8.3.3 DMA传送方式传送方式 DMA即直接存储器传送。将外设的数据不经过CPU直接送入内存储器，或者从内存储器不经过CPU直接送往外部设备。 DMACDMA控制器。 对于大量的数据，CPU

14、内是无法保存的，只能保存在存储器中。这样，存储器CPU外设会降低传送的速度。 1、DMA控制器的功能 （1）能向CPU发出总线请求信号。 （2）能实现对总线的控制。 （3）能发送地址信号并对内存储器寻址。 （4）能修改地址指针。 （5）能向存储器和外设发出读写控制信号。 （6）能判断DMA传送是否结束。 （7）能发出DMA过程结束信号，使CPU能正常工作 。 2、DMA传送操作过程 DMA传送操作的步骤： （1）初始化DMAC。 （2）外设通过DMAC向CPU发出DMA请求。 （3）CPU响应DMA请求。 （4）DMAC接管总线的控制权。 （5）实现数据传送。 （6）DMA结束。8.4 8.4

15、 总线技术总线技术8.4.1 8.4.1 概述概述 总线在微型计算机系统中，采用一组公共的信号线作为微型计算机各部件之间的通信线，这种用于各部件之间传送信息的公共信号线称为总线（BUS）。 1、总线的分类 按信息传送的类型可分为三种：地址总线、数据总线和控制总线，按总线的规模、用途和应用场合可分为四类： （l）芯片内部总线 （2）元件级总线也叫片级总线或局部总线， （3）系统总线系统总线也叫板级总线 （4）外部总线 2、总线的特性 （1）物理特性 这里的物理特性是指总线的物理连接方式(总线的根数、插头插座形状、引脚排列等)。 （2）功能特性 功能特性描写的是总线中的每一根线所起的作用。三种功能

16、： 1）地址总线 它们是微型计算机用来传送地址的单向、三态总线。 2）数据总线 它们是传送数据或代码的双向、三态总线。 3）控制总线 用来实现控制信号传送的总线。 （3）电气特性 电气特性定义总线中的每一根线上信号的传送方向、有效电平范围。一般规定送入CPU的信号叫输入信号，从CPU送出的信号叫输出信号。 （4）时序特性 时序特性定义总线中的每一根线在哪个时钟周期有效，即每根线的时序。 3、总线的操作过程 总线完成一次数据传输的操作过程可分为四个阶段。 （1）总线请求阶段 总线上同一时刻只能有一个主器件使用总线，当系统中有多个主器件时，需要使用总线的主器件必须提出申请。 （2）寻址阶段 主器件

17、取得总线使用权后，通过地址总线发出本次访问的从器件的地址。 （3）传输阶段：传送数据。 （4）结束阶段：当前主器件让出总线使用权。 4、总线标准 总线标准指在计算机界承认或推荐的系统中互连各个模块的标准。 常用的总线标准可分为两大类：系统总线和外部总线。 （1）常用的标准系统总线 PC总线 ISA总线 PCI总线 S100总线 STD总线 （2）常用的标准外部总线 IEEE488总线。 EIA RS232总线8.4.2 PC8.4.2 PC总线总线 共共6262线线 1、地址总线（输出） A0A19 2、数据总线（双向） D0D7 3、控制总线 控制总线共有下列11条： （1）地址锁存允许信号

18、（输出）ALE。 （2）地址允许信号（输出）ANE：由DMA控制器产生，用来表示CPU将总线的控制权交给DMA控制器。 （3）存储器读命令（输出） 。 （4）存储器写命令（输出） 。 （5）IO读命令（输出） 。 （6）IO写命令（输出） 。 （7）中断请求信号（输入）IRQ3IRQ7和IRQ9，共6条。MEMRMEMWIORIOW （8）DMA请求信号（输入）DRQ1IRQ3，共3条。DRQ0已被系统用于动态存储器刷新。 （9）DMA响应信号（输出）DACK0DACK3，共4条。表示相应的DRQ已被接受。其中DACK0表示系统对存储器刷新请求的响应。 （10）计数结束信号（输出）T/C，当D

19、MA控制器的通道计数达到终点时， T/C产生高电平脉冲，向外设表明DMA传送已经结束。 （11）系统总清信号（输出）RESET DRV，用来使系统各部件复位。 4、状态线 （1）IO通道奇偶校验信号（输入） ，表示I/O通道上的扩展存储器的奇偶校验出错，使CPU进入不可屏蔽中断服务程序。 （2）IO通道准备好信号（输入）IOCHRDY，平时为高电平，慢速的存储器或I/O设备需要延长读、写周期时，使其变为低电平。 5、电源线及其它辅助线 （1）晶体振荡信号（输出）OSC。 （2）系统时钟信号（输出）CLK。 （3）电源线：+5V、 -5V、 +12V、-12V、GND。IOCHK8.4.3 IS

20、A8.4.3 ISA总线总线 ISA总线是工业标准结构总线(Industry Standard Architecture)，它是以80286为CPU的IBM AT机的总线，也称AT总线。它在PC总线的基础上，增加了了一个36线的插座。 ISA总线的62线插槽中有2个引线与PC总线不同：B8和B19。 B8：在PC总线中为保留引脚，在ISA总线中B8引脚是“零等待状态”信号OWS，表示在微处理器当前总线周期能完成，无需插入等待周期。 B19：在PC总线中作为内存动态RAM刷新DRQ的响应信号DACK0，在ISA总线中作为系统板上RAM刷新电路的信号REFRESH，这是因为AT机的动态RAM刷新不

21、再通过DMA传输来实现，而是直接由系统板上RAM刷新电路产生的信号REFRESH来实现。这样，在ISA总线中把DRQ0和DACK0作为外接DMA请求和响应，将这两个信号线安排在36线插槽中。 ISA总线新增的36线插槽引脚功能如下： 1、地址总线（输出、锁存） LA17LA23 。 2、数据总线 （1）数据总线高8位（双向）SD8SD15 （2）高8位数据允许（输出） ：表示数据总线SD8SD15传送的是高位字节数据。 （3）存储器16位片选（输入） ：表示当前是16位存储器传送。信号由扩展插件板发送给系统板。 （4）I/O16位片选（输入） ：表示当前是16位I/O数据传送。信号由扩展插件板发送给系统板。 3、控制总线 （1）存储器读写 ：作用同62线PC插槽上的对应信号，但这两个选通线对全部存储空间都有效。 （2）主控信号 ：I/O通道上的微处理器发出的主控信号，该信号和DRQ信号一起使用，使CPU处于高阻态，从而实现对系统的控制，直至 无效为止SBHEM16IO16MEMRMEMWMASTERMASTER （3）中断请求（输入）IRQ10IRQ14：是边沿触发且是三态门驱动。与PC总线插槽上的6根中断请求输入线合在一起，ISA总线一共可管理11级中断。 （4）DMA请求（输入）DRQ0、DRQ5DRQ