第7章FPGACPLD硬件结构与工作原理

1、电子科学与工程学院电子科学与工程学院 课程内容课程内容一、一、PLD基础基础二、二、FPGA/CPLD结构与工作原理结构与工作原理三、三、FPGA/CPLD配置编程方法配置编程方法四、四、PLD选择原则及选择原则及供货商供货商PLD： Programmable Logic Devicel 20 20世纪世纪7070年代发展起来的新型逻辑器件，年代发展起来的新型逻辑器件，是一种是一种通用型通用型器件；器件；l 带给数字系统设计革命性的变化。带给数字系统设计革命性的变化。70年代年代80年代年代90年代年代PROM 和和PLA 器件器件PAL 器件器件GAL器件器件FPGA器件器件EPLD 器件器

2、件CPLD器件器件内嵌复杂内嵌复杂功能模块功能模块的的SOPC本世纪本世纪按编程技术 l 一次性编程l 可多次编程一次性编程采用熔丝工艺制造，在编程后不能修改。一次性编程器件不适合在数字系统的研制、开发和实验阶段使用。多次编程器件大多采用场效应管作为开关元件，采用EPROM、E2PROM、FLASH或SRAM制造工艺生成编程元件，实现器件的多次编程。按集成密度PLD低密度低密度PLD高密度高密度PLDPROMPLAPALGALEPLDCPLDFPGAl乘积项结构：乘积项结构：CPLDl查找表结构：查找表结构：FPGA输入输入缓冲缓冲电路电路与与阵阵列列或或阵阵列列输出输出缓冲缓冲电路电路输输入

3、入输输出出 PLD阵列线连接表示阵列线连接表示 固定连接固定连接可编程连接可编程连接可编程断开可编程断开 PLD的的互补输入缓冲互补输入缓冲ACBF=ABD PLD中与阵列表示中与阵列表示&ABCDPLD中中或阵列的表示或阵列的表示1AF=A+B+DB C D逻辑阵列结构逻辑阵列结构其逻辑函数是：其逻辑函数是：与阵列（不可编程）或阵列（可编程）0A1A1nA0W1W1pW0F1F1mFnp201,011, 111, 1101 ,011 , 111 , 1100,010, 110, 10WMWMWMFWMWMWMFWMWMWMFmmpmpmpppp用用PROM完成半加器逻辑阵列完成半加器

4、逻辑阵列01110100AAFAAAAF逻辑阵列示意图逻辑阵列示意图与 阵 列 （ 可 编 程 ）或 阵 列（ 可 编 程 ）0A1A1A1A0A0A1F0F逻辑阵列示意图逻辑阵列示意图0A1A1F0F0A1A1F0F PAL结构 PAL的常用表示Generic Array Logic GAL从结构上可分为两类：一类是类似从结构上可分为两类：一类是类似PAL结构，即结构，即“与与”阵列可编程而阵列可编程而“或或”阵列阵列固定，如固定，如GAL16V8、GAL20V8等；另一类类等；另一类类似似PLA结构，则结构，则“与与”阵列和阵列和“或或”阵列可同阵列可同时编程，如时编程，如LATTIC 公

5、司的公司的GAL39V8。输出逻辑宏输出逻辑宏单元单元OLMC与阵列与阵列 输入缓输入缓冲电路冲电路输入时钟输入时钟 类型类型与阵列与阵列或阵列或阵列输出电路输出电路PROM固定固定可编程可编程固定固定PLA可编程可编程可编程可编程固定固定PAL可编程可编程固定固定固定固定GAL可编程可编程固定固定可配置可配置 CPLD ： Complex Programmable Logic Device FPGA ： Field Programmable Gate Array l 是由是由GAL发展而来；发展而来；l 采用采用E2PROM（Electrical Erasable Programmable

6、ROM）工艺。）工艺。 PRNCLRNENA逻辑阵列全局清零共享逻辑扩 展 项清零时钟清零选择寄 存 器旁路并行扩 展 项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2多路选择器DCBADCBADCBADCBAP数据数据1Lab 控制控制 3LE 输出输出进位链进位链级联链级联链查找表查找表 (LUT)清零和预置逻辑时钟选择进位输入进位输入级联输入级联输入进位输出进位输出级联输出级联输出Lab 控制控制 1CLRNDQ数据数据2数据数据3数据数据4Lab 控制控制 2Lab 控制控制 4输 出时钟DRA

7、M/ROM256x8512x41024x22048x1DDD写 脉 冲电路输 出 宽 度8,4,2,1 数 据 宽 度8,4,2,1地址宽度 8,9,10,11 写使能输 入时钟l CPLD适合完成组合逻辑，适合完成组合逻辑，FPGA适合适合于完成时序逻辑。换句话说于完成时序逻辑。换句话说,FPGA更适合更适合于触发器丰富的结构，而于触发器丰富的结构，而CPLD更适合于更适合于触发器有限而乘积项丰富的结构。触发器有限而乘积项丰富的结构。l CPLD的连续式布线结构决定了它的时序的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而延迟是均匀的和可预测的，而FPGA的分段的分段式布线结构决定了

8、其延迟的不可预测性。式布线结构决定了其延迟的不可预测性。l 在编程上在编程上FPGA比比CPLD具有更大的具有更大的灵活性，灵活性，CPLD通过修改具有固定内连通过修改具有固定内连电路的逻辑功能来编程，电路的逻辑功能来编程，FPGA主要通主要通过改变内部布线来编程。过改变内部布线来编程。l CPLD比比FPGA使用起来更方便。使用起来更方便。CPLD的编的编程采用程采用E2PROM或或FLASH技术，无需外部存储技术，无需外部存储器芯片，使用简单。而器芯片，使用简单。而FPGA的编程信息需存放的编程信息需存放在外部存储器上，使用方法复杂。在外部存储器上，使用方法复杂。l CPLD的速度比的速度

9、比FPGA快快,并且具有较大的时间并且具有较大的时间可预测性。这是由于可预测性。这是由于CPLD是逻辑块级编程，并是逻辑块级编程，并且其逻辑块之间的互联是集总式的；而且其逻辑块之间的互联是集总式的；而FPGA是是门级编程，并且门级编程，并且CLB之间采用分布式互联。之间采用分布式互联。l FPGA的集成度比的集成度比CPLD高，具有更复杂的布高，具有更复杂的布线结构和逻辑实现。线结构和逻辑实现。l CPLD保密性较好，保密性较好，FPGA保密性较差。保密性较差。l 一般情况下，一般情况下，CPLD的功耗要比的功耗要比FPGA大，且大，且集成度越高越明显。集成度越高越明显。传统传统现在现在l 印

10、制电路板越来越小，密度和复杂程度越印制电路板越来越小，密度和复杂程度越来越来高；来越来高；l 传统的传统的外探针测试法外探针测试法测试焊接在电路板上测试焊接在电路板上的器件难以实现。的器件难以实现。 20世纪世纪80年代，联合测试行动组开发了年代，联合测试行动组开发了IEEE1149.1边界扫描测试技术规范。该规范提边界扫描测试技术规范。该规范提供了有效的测试引线间隔致密的电路板上零件供了有效的测试引线间隔致密的电路板上零件的能力。的能力。每个每个IO引脚引脚都增加了一都增加了一个移位寄存个移位寄存器，这些寄器，这些寄存器用来控存器用来控制输出引脚制输出引脚的状态和读的状态和读取输入引脚取输入

11、引脚的状态，从的状态，从而完成了测而完成了测试工作。试工作。引脚引脚描述描述功能功能TDITDI测试数据输入测试数据输入测试指令和编程数据的串行输入引脚，数据在测试指令和编程数据的串行输入引脚，数据在 TCKTCK的上升的上升沿移入。沿移入。TDOTDO测试数据输出测试数据输出测试指令和编程数据的串行输出引脚，数据在测试指令和编程数据的串行输出引脚，数据在 TCKTCK的下降的下降沿移出。如果没有数据移出，该引脚处于高阻状态。沿移出。如果没有数据移出，该引脚处于高阻状态。TMSTMS测试模式选择测试模式选择 控制信号输入引脚，负责控制信号输入引脚，负责TAPTAP控制器的状态转换。控制器的状态

12、转换。TCKTCK测试时钟输入测试时钟输入 BSTBST电路的时钟信号。电路的时钟信号。TRSTTRST测试复位输入测试复位输入BSTBST电路的异步复位信号，低电平有效，在电路的异步复位信号，低电平有效，在IEEEIEEE规范中是规范中是可选的。可选的。l 具有最高的优先级；具有最高的优先级；l 不仅有不仅有测试测试功能，而且还有功能，而且还有在线编程在线编程（ISP）和）和逻辑分析逻辑分析功能。功能。l Spartan II-XC2S100为例为例l Stratix 系列系列FPGAl Cyclone 系列系列FPGAl ACEX 系列系列FPGAl FLEX 系列系列FPGAl MAX 系列系列CPLDl Virtex 系列系列FPGAl Spartan 器件系列器件系列l XC9500 & XC9500XL系列系列CPLDl 小型小型PLD当前还有哪些应用场合？当前还有哪些应用场合？ l CPLD发展趋势怎样？发展趋势怎样？ l CPLD和和FPGA的布线结构具体差别在的布线结构具体差别在什么地方？什么地方？人有了知识，就会具备各种分析能力，人有了知识，就会具备各种分析能力，明辨是非的能力。明辨是非的能力。所以我们要勤恳读书，广泛阅读，所以我们要勤恳读书，广泛阅读，古人说古人说“书中自有黄金屋。书中自有黄金屋。”通过阅读科技书籍，我们能丰富知识，通过阅读