第7章内存组成

1、第七章 内存组成、原理与接口n1.微机存储系统概述微机存储系统概述n2.半导体存储器结构与原理半导体存储器结构与原理n3.典型半导体存储器芯片典型半导体存储器芯片n4.内存组成及其与系统总线的连接内存组成及其与系统总线的连接n5.PC系列微机的内存组织系列微机的内存组织7.1 微机存储系统概述微机存储系统概述n除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器n本章介绍半导体存半导体存储器及其组成主存储器及其组成主存的方法的方法CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）2微机存储系统微机存储系统1、 存储器的分类存储器的分类n按用途分类按用途分类n内部存储器（内

2、存、主存）n外部存储器（外存、辅存）n按存储介质分类按存储介质分类n半导体集成电路存储器n磁存储器n光存储器n按信息存取方式分类按信息存取方式分类32、 半导体存储器的分类与特点半导体存储器的分类与特点n按制造工艺按制造工艺n双极型（晶体管-晶体管逻辑，TTL型）：速度快、集成度低、功耗大n单极型（ 金属氧化物半导体，MOS型）：速度慢、集成度高、功耗低n按使用属性按使用属性n随机存取存储器RAM：可读可写、断电丢失n只读存储器ROM：正常只读、断电不丢失43、 半导体存储器的分类与特点半导体存储器的分类与特点半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器

3、（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可编程一次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）Flash Memory（闪存）（闪存）5读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失6只读存储器只读存储器ROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改nEPR

4、OM：用紫外光擦除，擦除后可编程；并允许用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程用户多次擦除和编程nEEPROM（E2PROM）：）：采用加电方法在线进行采用加电方法在线进行擦除和编程，也可多次擦写擦除和编程，也可多次擦写nFlash Memory（闪存）：（闪存）：能够快速擦写的能够快速擦写的EEPROM，但只能按块（，但只能按块（Block）擦除）擦除74、 存储器的主要性能参数存储器的主要性能参数n存储容量存储容量n对于M位地址总线位地址总线、N位数据总线位数据总线的半导体存储器芯片的存储容量则为2MN位位（即存储单元个数存储单元个数*每个存储单元数据位数每个存储单元数据位数

5、）n存取速度存取速度n存取时间存取时间(Access Time)TA：启动一次存储器操作，到完成该操作所经历的时间n存储周期存储周期(Memory Cycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔n可靠性可靠性nMTBF(Mean Time Between Failures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高n功耗、性能价格比功耗、性能价格比87.2.1 半导体存储器芯片的结构半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS107.2半导体存储器结构与原理 存储体

6、存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特定的存根据输入的地址编码来选中芯片内某个特定的存储单元储单元 n地址锁存器为地址译码期间保持地址的稳定地址锁存器为地址译码期间保持地址的稳定 数据缓存电路数据缓存电路n控制对所选中的单元进行信息输出与写入操作控制对所选中的单元进行信息输出与写入操作 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作9存储体存储体n一个存储单元提供并行操作的位数称为存储器的字长字长n每个存储单元可存储1位（位片结构位片结构）或多位（字

7、片结构字片结构）二进制数据，且具有一个唯一的地址n存储容量与地址、数据线个数有关存储容量与地址、数据线个数有关： 芯片的存储容量字数字长 存储单元数存储单元的位数 2MN M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 1132K8的SRAM芯片622561 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D

8、2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVccVcc6225662256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译

9、码n单译码结构n双译码结构n双译码可简化芯片设计n主要采用的译码结构地址译码电路地址译码电路n数据缓存电路由读出放大器、缓冲器和输出数据传送门、输入数据控制门、缓冲器以及写入电路等组成，控制对所选中的单元进行信息读写操作。 数据缓存电路数据缓存电路片选和读写控制逻辑片选和读写控制逻辑n片选端CS*或CE*n有效时，可以对该芯片进行读写操作n输出OE*n控制读操作。有效时，芯片内数据输出n该控制端对应系统的读控制线该控制端对应系统的读控制线n写WE*n控制写操作。有效时，数据进入芯片中n该控制端对应系统的写控制线该控制端对应系统的写控制线1216SRAM的基本存储电路的基本存储电路n存储元由存储

10、元由6个个MOS管组成的双稳电路构管组成的双稳电路构成，存储信息稳定。成，存储信息稳定。7.2.2 RAM存储原理利用利用基本存储电路排成阵列基本存储电路排成阵列，再加上，再加上地址地址译码电路译码电路和和读写控制电路读写控制电路就可以构成读写就可以构成读写存储器。存储器。下图是一个下图是一个4 4行行4 4列的列的1616个基本存储电路构个基本存储电路构成成16161 1静态静态RAMRAM。SRAMSRAM基本组成例：基本组成例：列列 译译 码码 电电 路路行行译译码码电电路路0#4#8#0#1#2#3#5#6#7#9#10#11#12#13#14#15#。CSWE数据线数据线写控制写控制

11、读控制读控制1233#列线列线2#列线列线1#列线列线0#列线列线0#行线行线1#行线行线2#行线行线3#行线行线T0T0T1T1T2T2T3T3A1A0A2A3静态静态RAM特点：特点：nSRAM的基本存储单元是的基本存储单元是6管双稳态触发电路管双稳态触发电路存储信息。存储信息。n每个基本存储元存储二进制数一位，许多个基本存储元每个基本存储元存储二进制数一位，许多个基本存储元形成行列存储矩阵。形成行列存储矩阵。nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵：n每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等）n对容量为对容量为M*N的的SRAM芯片，其地址线数芯

12、片，其地址线数=2M；数；数据线数据线数=N。反之，若。反之，若SRAM芯片的地址线数为芯片的地址线数为K，则，则可以推断其单元数为可以推断其单元数为2K个。个。n速度快（速度快（5ns），不需刷新，外围电路比较简单，但），不需刷新，外围电路比较简单，但集成度低（存储容量小，约集成度低（存储容量小，约1Mbit/片），功耗大。片），功耗大。n在在PC机中，机中，SRAM被广泛地用作高速缓冲存储器被广泛地用作高速缓冲存储器Cache。静态静态RAM SRAM 2114 SRAM 6116 存储容量为2K8位 24个引脚：个引脚：A10A0：片内寻址的地址引脚：片内寻址的地址引脚D7D0：8条数据

13、引脚条数据引脚CS：片选信号，片外寻址：片选信号，片外寻址WE：写控制信号：写控制信号OE：输出允许信号：输出允许信号Intel 6116Intel 6116引脚排列引脚排列 7.3.1 SRAM芯片Intel 6116SRAM 6116的功能工作方式工作方式 CS* OE* WE*D0D7未选中未选中读操作读操作写操作写操作1000110高阻高阻输出输出输入输入7.3.2 SRAM芯片2114n存储容量为1K4n18个引脚：个引脚：n10根地址线A9A0n4根数据线I/O4I/O1n片选CS*n读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2

14、I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND18SRAM 2114的功能工作方式工作方式CS*WE*I/O4I/O1未选中未选中读操作读操作写操作写操作10010高阻高阻输出输出输入输入DRAM基本存储电路基本存储电路n写入时，写入时，使字选线上为高电平，使字选线上为高电平，T1管导通，待写入的信息由位线管导通，待写入的信息由位线D（数据线）存入（数据线）存入Cs。n读出时，读出时，同样使字选线上为高电平，同样使字选线上为高电平，T1管导通，则存储在管导通，则存储在Cs上的信上的信息通过息通过T1管送到管送到D线上，再通过放大，即可得到存储信息。线上，再通过放大，即可得到存储

15、信息。 动态动态RAM芯片是以芯片是以MOS管栅极电容管栅极电容是否充有电荷来存储是否充有电荷来存储信息的，其基本单元电路一般由信息的，其基本单元电路一般由四管、三管和单管四管、三管和单管组成，以组成，以三管和单管三管和单管较为常用。较为常用。单管动态基本存储电路单管动态基本存储电路注意：注意：典型的刷新时间间隔为典型的刷新时间间隔为2ms。26动态动态RAM特点：特点：nDRAM的存储元主要由电容构成；的存储元主要由电容构成；n存储信息不稳定，需要存储信息不稳定，需要“读出再生放大电路读出再生放大电路”定定时刷新。时刷新。n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新nD

16、RAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位每个存储单元存放一位n存储容量高（集成度高），功耗低，存取速度较存储容量高（集成度高），功耗低，存取速度较低，价格便宜，主要用作主内存。低，价格便宜，主要用作主内存。动态动态RAMDRAM 2164DRAM 416428DRAM芯片芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单元；n行列地址分时传送行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为为同等容量同等容量SRAM芯芯 片的一半片的一半。1N/C2

17、DIN3416151413CSSDOUTA65A06A2A1781211109A3A4A5A7WRRASV VD DD DCAS7.3.3 DRAM芯片29主要引线主要引线:n 行地址选通信号，用于锁存行地址；行地址选通信号，用于锁存行地址；n 列地址选通信号列地址选通信号，兼片选信号兼片选信号；n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1n WE：写允许信号写允许信号RAS：CAS：数据写入数据

18、写入数据读出数据读出30工作过程：n数据读出数据读出n数据写入数据写入n刷新刷新工作时序工作时序读出n行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，控制数据从存储单元输出到DOUT。写入n对行、列选通信号要求不变。写信号先于列选通有效，写入的数据信息在列选通有效前送入DIN，且在列选通有效后，继续保持一段时间，才能保证数据能正确写入。32刷新n将存放于每位中的信息读出再照原样写将存放于每位中的信息读出再照原样写 入原单元的过程入原单元的过程-刷新刷新n在刷新操作中，在刷新操作中，只有行选通起作用只有行选通起作用，即芯片只读取，即芯片只读取

19、行地址，行地址，由于列选通由于列选通无效，所以在刷新时，无效，所以在刷新时，数据不数据不会送到输出数据线上会送到输出数据线上。刷新时序刷新时序7.2.3 ROM存储原理35ROMROM存储元可看作是一个存储元可看作是一个单向导通单向导通的开关电路。的开关电路。当字线上加有选中信号时当字线上加有选中信号时: :如果电子开关如果电子开关S S是是断开断开的，位线的，位线D D上将输出信息上将输出信息1 1；如果如果S S是是接通接通的，则位线的，则位线D D经经T T1 1接地，将输出信息接地，将输出信息0 0。ROMROM存储信息原理存储信息原理掩膜掩膜ROM 掩膜掩膜ROM所保存的信息取决于制

20、造工艺，所保存的信息取决于制造工艺，一旦芯片制成后，用户是无法变更其结构的。一旦芯片制成后，用户是无法变更其结构的。这种存储单元中保存的信息，在电源消失后，这种存储单元中保存的信息，在电源消失后，也不会丢失，将永远保存下去。也不会丢失，将永远保存下去。MROM字字地地址址译译码码器器A0A100011011D3D2D1D0VDD字字线线1字字线线2字字线线3字字线线4若地址信号为若地址信号为00，则选中第一条字线，该线输出为，则选中第一条字线，该线输出为1，若，若有有MOS管与其相连，该管与其相连，该MOS管导通管导通，对应的位线就输出为对应的位线就输出为0，若没有管子与其相连，输出为若没有管

21、子与其相连，输出为1，所以，选中字线，所以，选中字线00后输出为后输出为0110。同理，字线。同理，字线01输出为输出为0101。一次可编程只读存储器一次可编程只读存储器行线行线X列线列线Y熔丝熔丝TXYVCC晶体管的集电极接晶体管的集电极接VCC，基极，基极连接行线，发射极通过一个熔连接行线，发射极通过一个熔丝与列线相连。丝与列线相连。编程时，输入地址码，通过地编程时，输入地址码，通过地址译码，选择相应的行线呈高址译码，选择相应的行线呈高电平，若要写入信息电平，若要写入信息0，将相，将相应列线送上低电平，可将熔丝应列线送上低电平，可将熔丝烧断；若要写入烧断；若要写入1，相应列线，相应列线送上

22、高电平，于是管子截止，送上高电平，于是管子截止，熔丝不烧断。熔丝不烧断。PROM可编程序的可编程序的ROM ROM ：PROMPROM如果用户需要写入程序，则要通过专门的PROM写入电路，产生足够大的电流把要写入“1”的那个存储位上的二极管击穿，就意味着写入了“1”。读出的操作同掩膜ROM。字字线线位位线线地地址址 这种存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极管的PN结，字线与位线之间不导通，此时，意味着该存储器中所有的存储内容均为“0”。EPROM存储原理字字线线位位线线如果在漏源级之间加上+25V的电压，漏源极被瞬间击穿，电子通过SiO2绝缘层注入到浮动栅，浮动

23、栅内有大量的负电荷。当高电压去除后，由于浮动栅周围是SiO2绝缘层，负电荷无法泄漏，在N基体内感应出导电沟道。P+P+SiO2浮浮空空多多晶晶硅硅栅栅SDN基基体体导电沟道如果要清除存储单元中所保存的信息，就必须将浮动栅内的负电荷释放掉。用一定波长的紫外光照射浮动栅，负电荷可以获得足够的能量摆脱SiO2的包围，以光电流的形式释放掉，这时，原来存储的信息也就不存在了。EPROMn顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息，一般需照射一般需照射1520分钟。分钟。n一般使用专门的编程器（烧写器）进行编程n编程后，应该贴上不透光封条n出厂未编程前，每个基本存储单元都是信息1n编程就是将某

24、些单元写入信息0E2PROM存储原理存储原理只读存储器只读存储器 EPROMnEPROM 2716nEPROM 2732AEEPROMEEPROM 2817AEEPROM 98C64AEPROM芯片2716n存储容量为存储容量为2K8n24个引脚：个引脚：n11根地址线根地址线A10A0n8根数据线根数据线DO7DO0n片选片选/编程编程CE*/PGMn读写读写OE*n编程电压编程电压VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2V

25、ssEPROM 2716的功能工作方式工作方式 CE*/PGMOE*VCCVPPDO7DO0待用待用15V5V高阻高阻读出读出005V5V输出输出读出禁止读出禁止015V5V高阻高阻编程写入编程写入正脉冲正脉冲15V25V输入输入编程校验编程校验005V25V输出输出编程禁止编程禁止015V25V高阻高阻7.3.5 EEPROMn用加电方法，进行在线（无需拔下，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一直接在电路中）擦写（擦除和编程一次完成）次完成）n有有字节擦写字节擦写、块擦写块擦写和和整片擦写整片擦写方法方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行

26、EEPROM：只有一位数据线：只有一位数据线EEPROM芯片98C64An存储容量为8K8n28个引脚：n13根地址线（A0 -A12）n8位数据线（D0-D7）n输出允许信号（OE）n写允许信号（WE）n选片信号（CE）n状态输出端（READY / BUSY）READY/BUSY*A12A7A6A5A4A3A2A1A0D1D2D0GNDVccWE*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EEPROM 98C64A的功能工作方式工作方式CE* OE* WE*RDY/BUSY*D7D0读

27、出读出维持维持字节写入字节写入0100110高阻高阻高阻高阻0输出输出高阻高阻输入输入n数据读出数据读出n编程写入编程写入n擦除擦除51字节写入：每一次字节写入：每一次BUSY端变高写端变高写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY端变高写端变高写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片时序52内存芯片引脚总结：nSRAMnDRAMnEPROMnEEPROM5.5.1 存储芯片与CPU的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯

28、片的片选端 存储芯片的读写控制线存储芯片的读写控制线7.4内存的组成及其与系统总线连接内存的组成及其与系统总线连接n若芯片的数据线正好若芯片的数据线正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连n若芯片的数据线不足若芯片的数据线不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据n利用多个芯片扩充数据位利用多个芯片扩充数据位n这个扩充方式简称这个扩充方式简称“位扩充位扩充”1.存储芯片数据线的处理存储芯片数据线的处理存储芯片的位扩充存储芯片的位扩充位扩充位扩充2114（1）

29、A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”2. 存储芯片地址线的连接存储芯片地址线的连接n芯片的地址线通常应全部与系统的低位地芯片的地址线通常应全部与系统的低位地址总线相连址总线相连n寻址时，这部分地址的译码是在存储芯片寻址时，这部分地址的译码是在存储芯片内完成的，称为内完成的，称为“片内译码片内译码”n用

30、于选中该芯片中的一个存储字用于选中该芯片中的一个存储字存储器编址例：存储器编址例：001100001111000001011010低位地址低位地址高位地址高位地址片选地址片选地址片内地址片内地址存储器构建原理：存储器构建原理：存储器编址例：存储器编址例：001100001111000001011010CS00译码译码电路电路1CS3. 存储芯片片选端的译码存储芯片片选端的译码n存储系统常需利用多个存储芯片扩充容量存储系统常需利用多个存储芯片扩充容量n也就是扩充了存储器地址范围也就是扩充了存储器地址范围n这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩展字扩展”n进行进行“地址扩充地址

31、扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址片选端对多个存储芯片（组）进行寻址n这个寻址方法，主要通过将这个寻址方法，主要通过将芯片的片选端芯片的片选端与系统的高位地址线相关联来实现与系统的高位地址线相关联来实现存储芯片的字扩充存储芯片的字扩充地址扩充（字扩充）地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器译码器000000000100000000001K81K8n每个芯片的地址线、数据线、控每个芯片的地址线、数据线、控制线并联制线并联n片选端片选端分别引出，以使每个芯片分别引出，以使每个

32、芯片有不同的地址范围。有不同的地址范围。片选端常有效片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CE32K8n令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址虽简单易行、但无法再进行地址扩充，会出现扩充，会出现“地址重复地址重复”地址重复地址重复n一个存储单元具有多个存储地址的现象n原因：有些高位地址线没有用、可任意有些高位地址线没有用、可任意n使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“

33、可用地址”n例如：00000H07FFFHn选取的原则：高位地址全为0的地址高位地址译码更好！高位地址译码更好！译码和译码器译码和译码器n译码：译码：将某个特定的将某个特定的“编码输入编码输入”翻译为翻译为唯一唯一“有效输出有效输出”的过程。的过程。n译码电路可以使用译码电路可以使用门电路组合逻辑门电路组合逻辑n更多的是采用集成更多的是采用集成译码器译码器n常用的常用的2：4译码器：译码器：74LS139 n常用的常用的3：8译码器：译码器：74LS138n常用的常用的4：16译码器：译码器：74LS15474LS138功能表片选输入片选输入编码输入编码输入输出输出E3 E2* E1*C B

34、AY7* Y0*1 0 00 0 011111110（仅（仅Y0*有效）有效）0 0 111111101（仅（仅Y1*有效）有效）0 1 011111011（仅（仅Y2*有效）有效）0 1 111110111（仅（仅Y3*有效）有效）1 0 011101111（仅（仅Y4*有效）有效）1 0 111011111（仅（仅Y5*有效）有效）1 1 010111111（仅（仅Y6*有效）有效）1 1 101111111（仅（仅Y7*有效）有效）非上述情况非上述情况11111111（全无效）（全无效）n所有的系统地址线均参与对存储单元的译所有的系统地址线均参与对存储单元的译码寻址码寻址n包括低位地址线

35、对芯片内各存储单元的译码寻包括低位地址线对芯片内各存储单元的译码寻址（址（片内译码片内译码），高位地址线对存储芯片的译），高位地址线对存储芯片的译码寻址（码寻址（片选译码片选译码）n采用全译码，采用全译码，每个存储单元的地址都是唯每个存储单元的地址都是唯一的一的，不存在地址重复，不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码法全译码法全译码示例（全译码示例（1）A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址

36、范围地址范围A12A0A19A18A17A16A15A14 A1373全译码例（全译码例（2）n若已知某若已知某SRAM 6264芯片芯片(8K 8)在内存在内存中的地址为：中的地址为： 3E000H3FFFFHn试画出将该芯片连接到系统的全译码电路。试画出将该芯片连接到系统的全译码电路。n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位地址状态；n设计译码器。设计译码器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1

37、1 1 1 1 1 1 1 1 1片尾地址片尾地址（ 3E000H3FFFFH）8K 8A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V00111110n只有部分（高位）地址线参与对存储芯片只有部分（高位）地址线参与对存储芯片的译码的译码n每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重（地址重复），需要选取一个可用地址复），需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码部分译码部分地址译码例部分地址译码例两组地址：两组地址

38、： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13& 16264 （8K 8）CS1111000高位地址：高位地址： 1110001011000， 1111000部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21

39、FFFH22000H22FFFH23000H23FFFHn只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费n必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用 线选译码线选译码线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可

40、使用片选端译码小结片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线最高位地址线n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（接系统的（接系统的IO/M*信号）和信号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）线相关联）n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用的输出驱动机制，起到降低功耗的作用4.存储芯片的读写控制存储芯片的读写控制n芯片芯片OE* 与系统的读命令线相连与系统的读命令

41、线相连n当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线。n芯片芯片WE*与系统的写命令线相连与系统的写命令线相连n当芯片被选中、且写命令有效时，允许总线数据写入存储芯片。存储芯片与存储芯片与CPU的配合的配合n存储芯片与存储芯片与CPU总线的连接，还有两总线的连接，还有两个很重要的问题：个很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能否能否带动带动总线上包括存储器在内的总线上包括存储器在内的连接器件连接器件n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合能否与存储器的存取速度相配合1.总线驱动总线驱动nCPU的总线驱动能力

42、有限n单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等加以锁存和驱动（如：74LS244、373、Intel 8282、8283等）n双向传送的数据总线，可以采用三态双向驱动器来加以驱动（如 ：74LS245或或Intel8286、8287 ）2.时序配合时序配合n分析存储器的存取速度是否满足CPU总线时序的要求n如果不能满足：n考虑更换芯片n总线周期中插入等待周期TW注意，如何确定存储芯片数？注意，如何确定存储芯片数？n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数； 进行位扩展位扩展以满足字长要求； 进行字扩展字扩展以满足容量要求。n若已有存储芯片的容量为若已有

43、存储芯片的容量为L LK K，要构成容量为要构成容量为M M N N的存的存储器，需要的储器，需要的芯片数芯片数为：为： （M / L） （N / K） 先要组成一个芯片组先要组成一个芯片组LN，所需芯片数为，所需芯片数为N / k； 此时组成此时组成MN 容量存储器所需芯片组数为容量存储器所需芯片组数为M / L； 例：例：CPU为为8088，利用存储容量为，利用存储容量为16K8芯片，设计构成一个存储容量为芯片，设计构成一个存储容量为64KB，首地址为首地址为0A0000H的内存子系统。的内存子系统。解题步骤：解题步骤：n位扩展，字扩展后，确定片选。位扩展，字扩展后，确定片选。n确定分配的

44、地址范围（确定分配的地址范围（容量容量=尾地址尾地址-首地首地址址+1）n地址分配（建表）地址分配（建表）画出设计图画出设计图课后习题19n使用使用2732、6116和和74LSl38构成一个存储构成一个存储容量为容量为16KB ROM(地址地址00000H03FFFH)、8KB RAM地址地址(04000H 05FFFH)的内存系统。设系统地址总线的内存系统。设系统地址总线20位，数据总线位，数据总线8位，全译码。请画出原理图。位，全译码。请画出原理图。7.4.4 DRAM连接n1 行地址和列地址的分时传送行地址和列地址的分时传送n2 RAS*和和CAS*信号的产生信号的产生n3刷新控制刷新控制DRAM在系统中的连接示意图在系统中的连接示意图与系统连接图与系统连接图存储体存储体64K17.5 PC系列微机的内存组织n当CPU的数据宽度大于8位时，要求内存系统能够实现单字节和多字节的操作，因此，在PC系列微机中使用分体结构来组织内存系统。7.5.1 8086微机的内存分体n8086CPU的的16位微机系统，要求实现对内存的一位微机系统，要求实现对内存的一次访存操作既可以处理一个次访存操作既可以处理一个16位字，也可以只处位字，也可以只处理一