第七章有限状态机的设计

1、第7章有限状态机的设计主要内容主要内容状态机的概述状态机的概述 概念、优点、分类概念、优点、分类MOOREMOORE（摩尔）型状态机（摩尔）型状态机MEALYMEALY（米利）型状态机（米利）型状态机状态编码状态编码非法状态非法状态一、什么是状态机？一、什么是状态机？u先看一个例子先看一个例子设计一个六进制约翰逊计数器设计一个六进制约翰逊计数器什么叫做约翰逊计数器？什么叫做约翰逊计数器？ 一般的二进制计数器或十进制计数器,由于在每次计数时常有不止一位触发器翻转,以至于发生竞争冒险现象,造成误译动作.为了消除这种干扰，采用每次仅有一位触发器反每次仅有一位触发器反转转的计数器，称为约翰逊约翰逊计数

2、器计数器一、什么是状态机？（续一、什么是状态机？（续1 1）library ieee;use ieee.std_logic_1164.all;entity jh_cnt isport(clk,reset : in std_logic; q : out std_logic_vector(3 downto 0);end;architecture one of jh_cnt istype state is (s0,s1,s2,s3,s4,s5);signal current_state, next_state :state;beginreg:process(clk,reset)beginif res

3、et=1 then current_state=s0;elsif clkevent and clk=1 then current_stateq=0000;next_stateq=0001;next_stateq=0011;next_stateq=0111;next_stateq=0110;next_stateq=0100;next_state=s0;end case;end process;end;主主控控组组合合进进程程纯组合电路，决定纯组合电路，决定每一状态下的输出每一状态下的输出和下一状态的具体和下一状态的具体取值取值一、什么是状态机？（续一、什么是状态机？（续3 3）u就理论而言，任何

4、一个时序模型的电路系统都可以归结为就理论而言，任何一个时序模型的电路系统都可以归结为一个状态机。一个状态机。u把该电路系统分为有限个状态。在任意时刻，只能处于有把该电路系统分为有限个状态。在任意时刻，只能处于有限状态中的一个，在接受到一个输入事件时，状态机产生限状态中的一个，在接受到一个输入事件时，状态机产生一个输出，同时伴随着状态的转移。一个输出，同时伴随着状态的转移。u有限状态机有限状态机（FSM，Finite State Machine）是是一种基本的、简单的、重要的形式化技术。是数字逻辑的一种基本的、简单的、重要的形式化技术。是数字逻辑的另一种表示方法与一种设计思想。另一种表示方法与一

5、种设计思想。VHDL程序设计的程序设计的FSM有如下优点有如下优点：设计方案相对固定，程序层次分明，结构清晰，特别是可以定义为符号化枚举类型的状态，使VHDL综合器对状态机具有很大的优化功能。 容易构成性能良好的同步时序模块，容易消除电路中的毛刺现象。由纯硬件组成，工作方式是根据控制信号按照预先设定的状态进行顺序运行，使其运行速度和可靠性较好。 二、状态机的分类二、状态机的分类按照不同的分类方法有不同类型的状态机按照不同的分类方法有不同类型的状态机u按状态机的信号输出方式分按状态机的信号输出方式分MOORE型状态机型状态机MEALY型状态机型状态机输出由当前状态所决定输出由当前状态所决定输出由

6、当前状态和输入共同决定输出由当前状态和输入共同决定二、状态机的分类（续二、状态机的分类（续1 1）u按结构分按结构分单进程状态机（一段式）单进程状态机（一段式）多进程状态机（两段式、三段式）多进程状态机（两段式、三段式）主控时序进程主控时序进程主控组合进程主控组合进程决定下一状态的具体取值决定下一状态的具体取值每一个状态的输出每一个状态的输出二、状态机的分类（续二、状态机的分类（续2 2）u按状态的表达方式上分按状态的表达方式上分符号化状态机符号化状态机 以文字符号代表每一个状态，在实际电路中是以二进制组合来表示，由综合器根据优化情况来确定编码确定状态编码的状态机确定状态编码的状态机 在定义状

7、态时，就人为的将状态的编码确定下来，可以采用的编码形式有： 状态位直接输出型编码、顺序码、格雷码、一位热码等例：CONSTANT s0 : std_logic_vector(1downtown 0)：=“00”；CONSTANT s1 : std_logic_vector(1 downtown 0)：=“01”；CONSTANT s2 : std_logic_vector(1 downtown 0)：=“10”；二、状态机的分类（续二、状态机的分类（续3 3）u按时钟分按时钟分同步输出状态机同步输出状态机 由时钟信号控制异步输出状态机异步输出状态机 没有经过时钟而直接输出 一般情况下，速度快于

8、同步状态机，仅仅档状态机的性能要求高时，才选择三、三、MOOREMOORE型状态机型状态机输出仅和状态有关，因此输出仅和状态有关，因此状状态机的输出信号就写在表示态机的输出信号就写在表示状态的圆圈之中。状态的圆圈之中。状态转移图状态转移图例例1：实现下图所示状态机设计：实现下图所示状态机设计三、三、MOOREMOORE型状态机（续型状态机（续1 1）entity d2moore isport(clk,a,reset:in std_logic; q:out std_logic_vector(3 downto 0);end;p0:process(reset,clk) begin if reset=

9、1 then current_state=st0; elsif clkevent and clk=1 then current_stateqqqq if a=1 then next_state=st1; else next_state if a=0 then next_state=st2; else next_state if a=1 then next_state=st3; else next_state if a=0 then next_state=st0; else next_state=st3; end if; end case; end process; end;决决定定下下一一状状

10、态态的的具具体体取取值值三段式、三段式、MOORE型状态机型状态机返回三、三、MOOREMOORE型状态机（续型状态机（续3 3）u由软件自动生成状态转移图由软件自动生成状态转移图TOOLSNETLIST VIEWERS三、三、MOOREMOORE型状态机（续型状态机（续4 4）三、三、MOOREMOORE型状态机（续型状态机（续5 5）u波形仿真结果波形仿真结果异步复位异步复位三、三、MOOREMOORE型状态机（续型状态机（续6 6）architecture one of d1moore istype stype is(st0,st1,st2,st3);signal state : sty

11、pe;beginp0:process(reset,clk) begin if reset=1 then stateq=0000; if a=1 then state=st1; else stateq=1001; if a=0 then state=st2; else stateq=1100; if a=1 then state=st3; else stateq=1100; if a=1 then state=st3; else stateq=1111; if a=0 then state=st0; else state=st3; end if; end case; end if; end pr

12、ocess; end;返回返回1三、三、MOOREMOORE型状态机（续型状态机（续7 7）单进程单进程MOORE状态机状态机多进程多进程MOORE状态机状态机next_state=st1current_state=st1q=“1001”q=“0000”state=st1;示例示例三、三、MOOREMOORE型状态机（续型状态机（续8 8）单进程单进程MOORE状态机状态机多进程多进程MOORE状态机状态机毛刺毛刺三、三、MOOREMOORE型状态机（续型状态机（续9 9）u总结单进程状态机的特点总结单进程状态机的特点输出端得到的信号值要比多进程晚一个时钟周期输出端得到的信号值要比多进程晚一个

13、时钟周期能够减少输出信号波形的毛刺现象能够减少输出信号波形的毛刺现象四、四、MEALYMEALY型状态机型状态机例例2：实现下图所示状态机设计：实现下图所示状态机设计输出由当前状态和输入信输出由当前状态和输入信号决定，所以号决定，所以输出信号写输出信号写在箭头转移处在箭头转移处四、四、MEALYMEALY型状态机（续型状态机（续1 1）architecture one of d2mealy istype stype is (st0,st1,st2,st3); signal state:stype; begin reg:process(reset,clk) begin if reset=1 th

14、en stateif a=1 then stateif a=0 then stateif a=1 then stateif a=0 then stateif a=1 then q=1001; else qif a=0 then q=1100; else qif a=1 then q=1111; else qif a=0 then q=0000; else q=1111;end if; end case;end process;end;根据根据状态状态和输和输入信入信号控号控制输制输出出输出信号输出信号q由当由当前状态和输入信前状态和输入信号共同决定，与号共同决定，与时钟无关时钟无关返回四、四、

15、MEALYMEALY型状态机（续型状态机（续3 3）MEALY型状态机MOORE型状态机示例示例四、四、MEALYMEALY型状态机（续型状态机（续4 4）u总结总结MEALY型状态机和型状态机和MOORE型状态机的特点型状态机的特点状态转化状态转化输出信号输出信号与时钟信号的关系与时钟信号的关系MOOREMEALY由由输入输入决定决定由由输入输入决定决定由由当前状当前状态态决定决定由由当前状当前状态和输入态和输入决定决定与时钟信号与时钟信号同步同步不依赖于时钟不依赖于时钟，只，只要输入变化，输出要输入变化，输出能够立即变化能够立即变化五、状态编码五、状态编码u为了满足一些特殊需要，可直接将各

16、状态用具体的二进制为了满足一些特殊需要，可直接将各状态用具体的二进制数进行定义，即状态机的直接编码。数进行定义，即状态机的直接编码。状态位直接输出型编码状态位直接输出型编码顺序编码顺序编码格雷码（格雷码（Gray）编码）编码一位热码（一位热码（one-hot）编码）编码五、状态编码（续五、状态编码（续1 1）1、状态为直接输出型编码、状态为直接输出型编码u直接把状态机的状态编码作为输出信号（直接把状态机的状态编码作为输出信号（output=stateoutput=state），），是状态机的一种特殊类型。是状态机的一种特殊类型。u例例1 1：思考：此状态机属于什思考：此状态机属于什么类型？么类

17、型？五、状态编码（续五、状态编码（续2 2）library ieee;use ieee.std_logic_1164.all;entity mo is port(clk,a,reset : in std_logic; q : out std_logic_vector(1 downto 0);end;architecture one of mo is signal state :std_logic_vector(1 downto 0); constant s0:std_logic_vector(1 downto 0):=00; constant s1:std_logic_vector(1 dow

18、nto 0):=10; constant s2:std_logic_vector(1 downto 0):=11; constant s3:std_logic_vector(1 downto 0):=01;begin状态编码状态编码五、状态编码（续五、状态编码（续3 3） process(clk,reset) begin if reset=1 then stateif a=1 then stateif a=0 then stateif a=1 then stateif a=0 then state=s0;end if; end case; end if; end process; qnext_statenext_statenext_statenext_state=st0; end case;alarm=(st0 and (st1 or st2 or st3 or st4 or s