前面所分析的逻辑电路

1、 前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有后，这一现象叫做竞争。一、竞争和冒险例：一个由两级或非门组成的组合电路。例：一个由两级或非门组成的组合电路。假设：B = 0,0AAF 理想情况下：A 无论如何变化，F0。 实际情况下：输入信号每通过一级门电路都需要一定的延迟时间t t pd pd 。画出考虑延迟时间的输入/输出波形图。pdt当 ：A 由10,0考虑G1门延迟时间当A由1变为0时，由于考虑了G1门的延迟时间，在G2门的2个输入端出现了均为0的短

2、暂时刻，使G2门输出产生了不应有的窄脉冲，这个窄脉冲称为毛刺毛刺。ABF111G2GF0ABA从从波形上可以分为：波形上可以分为：静态冒险静态冒险动态冒险动态冒险静态冒险：静态冒险： 输入信号变化前、后，输出的稳态值是一样的，只有输入信号发生变化时，输出产生毛刺。动态冒险动态冒险: :输入信号变化前、后，输出的稳态值是不一样的，并在边沿处产生毛刺。110 0动态冒险往往是由静态冒险造成的。引起冒险的原因可分为：引起冒险的原因可分为：函数冒险和功能冒险。001011在稳态条件下：在稳态条件下：在动态条件下：在动态条件下：1F,1A0B当：1F,0A1B当：pdt A由10,早于B由01的变化，即

3、A先到达或门输入端并与变化前的B相加，经或门传输延迟时间t pd后，到达F，使F=0。输出出现偏1冒险。 这种冒险通过改变电路结构是不能消除的，避免冒险的方法是，同一时刻只允许单个输入变量变化。1ABBAF0111A0B1FABC000111100111100000ABCB当ABC从010111时：由F的卡诺图可知，在稳定情况下，F(0,1,0)=1F(1,1,1)=1如果A,C两个输入信号发生变化：若：C先由01,其路经010011111。F(0,1,0)=1F(0,1,1)=0F(1,1,1)=1产生偏1冒险。110若：A先由01,其路经010110111。F(0,1,0)=1F(1,1,

4、0)=1F(1,1,1)=1不会产生冒险。由以上分析可知：由以上分析可知：当有两个或两个以上的输当有两个或两个以上的输入信号发生变化时，由于入信号发生变化时，由于可能经过的路经不同而产可能经过的路经不同而产生的静态冒险称为功能冒生的静态冒险称为功能冒险。险。&1ABCF代数法：代数法：卡诺图法：卡诺图法：取样脉冲法取样脉冲法输出端加滤波电路输出端加滤波电路1 1、代数法：、代数法： 在n变量的逻辑表达式中，给n-1个变量以特定取值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻辑表达式变成XXXX或则实现该表达式的逻辑电路存在冒险。冒险。冒险，称为偏01XX冒险。冒险，称为偏10XX根据

5、逻辑电路图写出表达式。AABCACAABCAABCAABF令令B=C=1AA A具有两条路经到达输出端，所以具有两条路经到达输出端，所以A变量为具有竞争能力的变量。变量为具有竞争能力的变量。会产生会产生0冒险。冒险。产生偏1冒险，即0冒险。消除冒险的方法：消除冒险的方法：消除冒险的方法就是消除AA产生的条件。根据包含律可以写出：根据包含律可以写出：BCBAABCAABF令令B=C=1AAF输出F1,不可能出现0冒险。从本例看出：最简和最佳是一对矛盾两个方面。从本例看出：最简和最佳是一对矛盾两个方面。&1ABCF&1ABCF&1111ABCFABACACABACABACABAF令令B=C=0AA

6、F会产生1冒险消除冒险的方法：消除冒险的方法：消除冒险的方法就是消除AA产生的条件。根据包含律可以写出根据包含律可以写出：CABAFCBCABACBCABA令令B=C=0AAF输出F0,不可能出现1冒险。1111ABCF1ABC000111100100001111ABC0001111001 在卡诺图中，函数的每一个与项（或项）对应一个合并圈，若两个合并圈相切，相切之处会出现冒险。CAABFCABAF相切处：B=C=1相切处：B=C=0CAABF令B=C=1AA产生0冒险消除冒险的方法：消除冒险的方法：在相切处增加一个合并圈BC。CABAF令B=C=0AA产生1冒险消除冒险的方法：消除冒险的方法

7、：在相切处增加一个合并圈B+C。 卡诺图法和代数法分析方法完全一样。卡诺图法和代数法分析方法完全一样。 多个输入发生状态变化时，冒险是难以消除的。当组合多个输入发生状态变化时，冒险是难以消除的。当组合电路的冒险影响了整个系统的工作时，可以采用取样脉冲的电路的冒险影响了整个系统的工作时，可以采用取样脉冲的方法加以解决。方法加以解决。 脉冲ABCdefF 先判断组合电路有无冒险产生，AAAA, 若有冒险加取样脉冲与组合电路相与。 取样脉冲仅在输出门处于稳定值期间到来，保证输出结果正确，在取样脉冲周期之外，输出信息无效。 取样脉冲法目的是避开冒险。 &1ABCF& RC积分电路，是一阶低通滤波器，能

8、滤除信号中高频分量，毛刺就是一个高频分量，加滤波电路能有效消除毛刺。本章重点掌握：本章重点掌握：全加器、译码器、数据选择器。全加器、译码器、数据选择器。小规模集成电路要会分析，会设计。小规模集成电路要会分析，会设计。中规模集成电路：要求看懂功能表，熟练应用集成电路。中规模集成电路：要求看懂功能表，熟练应用集成电路。RCViVoViVo本章小结本章小结1 1常用的中规模组合逻辑器件包括编码器、译码器、数据常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。选择器、数值比较器、加法器等。2 2上述组合逻辑器件除了具有其基本功能外，还可用来设上述组合逻辑器件除了具有其基本功

9、能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用辑电路设计的一般原则是：使用MSIMSI芯片的个数和品种型芯片的个数和品种型号最少，芯片之间的连线最少号最少，芯片之间的连线最少3 3用用MSIMSI芯片设计组合逻辑电路最简单和最常用的方法是，芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数制译码器设计多输入、多输出的逻辑函数。 习题五习题五7.7.设计一位二进制数全减电路设计一

10、位二进制数全减电路解：首先列出全减器真值表ABCISCO000001010011100101110111011111111000000000 01 11 1001ABC00 01 11 1001ABC11111111SCOiCBASiOCBABAC)(iCBABA)(用与非门和异或门实现用与非门和异或门实现要求用要求用2-42-4译码器及与门实现译码器及与门实现最后画出用与非门和异或门实现的全减器逻辑电路图。S全减差OC借位输出ABiC1&1&=1=1iSABC()OiCABABCABCISCO0000000111010110110110010101001100011111mMS6 , 5 ,

11、 3 , 0)7 , 4 , 2 , 1 (6530MMMM6530mmmm6530YYYYmMOC6 , 5 , 4 , 0)7 , 3 , 2 , 1 (6540MMMM6540mmmm6540YYYY 最后画出用2-4译码器实现的一位二进制全减器。0 1 2 3BIN/OCT(1)1 2EN0 1 2 3BIN/OCT(2)1 2EN&S1ABC&CO0356SYYYY0456OCYYYY（1)8421BCD码转换为余三码（2)将余三码转换为8421BCD码加数加数余三码余三码A3A2A1A00011010001010110011110001001101010111100被加数被加数B3

12、B2B1B0输出输出8421BCD码码F3F2F1F000000001001000110100010101100111100010011101110111011101110111011101110111011101（1)8421BCD转换为余三码输入输入8421BCD码码B3B2B1B00000000100100011010001010110011110001001输出输出余三码余三码A3A2A1A00011010001010110011110001001101010111100XX10XX101X101X00000111100001111032B B10BB3AXX01XX011X010X1

13、0000111100001111032B B10BB2AXX00XX110X001X11000111100001111032B B10BB1AXX11XX000X001X11000111100001111032B B10BB0A013B2B01000111100132B B1B000B1XXX10011011BBBBB01BB 1X00D011BBD132 DD同理可以得出A2片输入为：010BBD011BBD 032BDDA1片输入为：片输入为：A0片输入为：片输入为：032BDD13210BDDDDXX10XX101X101X00000111100001111032B B10BB3AXX0

14、1XX011X010X10000111100001111032B B10BB2AXX00XX110X001X11000111100001111032B B10BB1AXX11XX000X001X11000111100001111032B B10BB0A0110DDBB132 DD011BBD00D010BBD011BBD 032BDD0110DDBB032BDD13210BDDDDA A3 3片输入：片输入： A A2 2片输入：片输入：A A1 1片输入：片输入：A A0 0片输入：片输入：0 1 2 3ENY0 1MUX(3)0 1 2 3ENY0 1MUX(2)0 1 2 3ENY0 1

15、MUX(1)0 1 2 3ENY0 1MUX(0)3A2A1A0A1B0B0B110BB10BB10B B=1&13B2B132 DD011BBD00D010BBD011BBD 032BDD0110DDBB032BDD13210BDDDDA A3 3片输入：片输入： A A2 2片输入：片输入：A A1 1片输入：片输入：A A0 0片输入：片输入：B3B21003GEN30123EN20123MUXY2Y31003G2EN00123EN1013MUXY1Y01&=10B1B0B1B0B10B1B0B1B3A2A1A0A20 选1可用5片4选1和1片3-8译码器组成。32 选1可用8片4选1和

16、1片3-8译码器组成。/STA1A0Y1XX0000D0001D1010D2011D3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y700001111111001101111110101101111101111101111100111101111011111101111011111101111111111100D1D2D3D0123EN1A0A(1)MUXY4D5D6D7D0123EN1A0A(2)MUXY8D9D10D11D0123EN1A0A(3)MUXY12D13D14D15D0123EN1A0A(4)MUXY16D17D18D19D0123EN1A0A(5)MUXY&124

17、ABC012345671FDE1用用5 5片片4 4选选1 1和和1 1片片3-83-8译码器组成的译码器组成的20 20 选选1 1 数据选择器。数据选择器。16选1需要4位地址码A3,A2,A1,A0。高2位地址A3,A2产生双4选1的选通信号。低2位地址A1,A0作为双4选1的地址码。A3A2/ST1/ST2/ST3/ST4000111011011101101111110A0A10103G2STEN201231STEN10123MUXY1Y20103G2ST1ST2EN20123EN1013MUXY1Y210D3D4D7D8D11D12D15D231AAST 232AAST233AAST 234AAST 练习题：1、已知F(ABCD)=(0,2,8,10,11,14,15),要求在输入只有原变量的条件下，用最少或非门实现，并画出逻辑电路图。2、设计一位全加器。要求用2-4译码器及与非门实现，并画出逻辑电路图。3、分析电路：写出电路的输出函数F1,F2的逻辑表达式，结果用最小项之和的形式m来表示。