电子技术基础 数字部分(第六版) ：ch06-3 同步 时序逻辑电路的设计

1、 同步时序逻辑电路的设计是分析的逆过程同步时序逻辑电路的设计是分析的逆过程, ,其任务是根据其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 由由 给给 定定 的的 逻逻辑辑 功功 能能 建建 立立原原 始始 状状 态态 图图和和 原原 始始 状状 态态表表 状状态态 化化简简 状状态态 分分配配 选选择择 触触发发器器类类型型 确确定定 激激励励方方程程组组 和和 输输出出方方程程组组 画画出出 逻逻辑辑图图并并检检查查自自启启动动能能力力 同步时序电路的设计过程同步时序电路的设计过程(1) )根据给定的逻辑功能建立原始状态

2、图和原始状态表根据给定的逻辑功能建立原始状态图和原始状态表(2)状态化简状态化简-求出最简状态图求出最简状态图 ；合并等价状态，消去多余状态的过程称为状态化简合并等价状态，消去多余状态的过程称为状态化简等价状态等价状态：在相同的输入下有相同的在相同的输入下有相同的输出，并转换到同一个次态去的两个输出，并转换到同一个次态去的两个状态称为等价状态。状态称为等价状态。明确电路的输入条件和相应的输出要求，分别确定输入变量明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。和输出变量的数目和符号。找出所有可能的状态和状态转换之间的关系。找出所有可能的状态和状态转换之间的关系。根据

3、原始状态图建立原始状态表。根据原始状态图建立原始状态表。(3)状态编码（状态分配）；状态编码（状态分配）；(4)选择触发器的类型选择触发器的类型(6)画出逻辑图并检查自启动能力。画出逻辑图并检查自启动能力。给每个状态赋以二进制代码的过程。给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，根据状态数确定触发器的个数，(5)求出电路的激励方程和输出方程求出电路的激励方程和输出方程 ；（M:状态数状态数;n:触发器的个数）触发器的个数）2n-1M2n 例例1 用用D触发器设计一个触发器设计一个8421 BCD码同步十进制加计数器。码同步十进制加计数器。 8421码同步十进制加计数器的状态表

4、码同步十进制加计数器的状态表nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次次 态态现现 态态计数脉计数脉冲冲CP的的顺序顺序nQ3nQ2nQ1nQ01+3nQ1+2nQ1+1nQ1+0nQ000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次次 态态现现 态态计数脉计数脉

5、冲冲CP的的顺序顺序(2) (2) 确定激励方程组确定激励方程组00001001000111100110101000101100010010003D2D1D0D激励信号激励信号D3、 D2、 D1、 D0是触发器是触发器现态的函数现态的函数D3、 D2、 D1、 D0、是触发器是触发器现态还是次态的函数？现态还是次态的函数？ 0 1 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 D0 D1 Q n 1 Q n 3 Q n 2 Q n 0 Q n 1 Q n 3 Q n 2 Q n 0 画出各触发器激励信号的卡诺图画出各触发器激励信号的卡诺图 0 0 1 0 1 1 0

6、 1 0 0 D2 Q n 1 Q n 3 Q n 2 Q n 0 0 0 0 0 0 0 1 0 1 0 D3 Q n 1 Q n 3 Q n 2 Q n 0 nnnnnQQQQQD012033 nnnnnnnQQQQQQQD01202122 nnnnnQQQQQD013011 nQD00 R C1 1D FF0 Q0 R C1 1D FF2 R C1 1D FF1 Q1 R C1 1D FF3 Q0 Q1 Q2 Q3 Q2 Q3 画出逻辑图画出逻辑图 CP +VDD RESET nnnnnQQQQQD012033 nnnnnnnQQQQQQQD01202122 nnnnnQQQQQD013

7、011 nQD00 CP R C1 1D FF0 Q0 R C1 1D FF2 Q2 R C1 1D FF1 Q1 R C1 1D FF3 Q3 Q3 Q0 Q1 Q2 +VDD RESET 画出完全状态图画出完全状态图电路具有自启动能力电路具有自启动能力 0000 1000 0111 0110 0101 0100 0011 0010 0001 1001 Q3Q2Q1Q0 1110 1111 1010 1011 1100 1101 (3) (3) 画出逻辑图，并检查自启动能力画出逻辑图，并检查自启动能力例例2:设计一个串行数据检测器。电路的输入信号设计一个串行数据检测器。电路的输入信号X是与时

8、钟是与时钟脉冲同步的串行数据，输出信号为脉冲同步的串行数据，输出信号为Z；要求电路输入信；要求电路输入信号号X出现出现110序列时，输出信号序列时，输出信号Z为为1，否则为，否则为0。a 初始状态初始状态;b A输入输入1后后;c A输入输入11后后;d A输入输入110后。后。 2.2.）定义输入）定义输入 输出逻辑状态和每个电路状态的含义；输出逻辑状态和每个电路状态的含义；1 1. .）确定输入、输出变量及电路的状态数）确定输入、输出变量及电路的状态数: :输入变量：输入变量：A状态数：状态数：4个个输出变量：输出变量：Z解解: (1) )根据给定的逻辑功能建立原始状态图和原始状态表根据给

9、定的逻辑功能建立原始状态图和原始状态表（2）列出原始状态转换表）列出原始状态转换表现态现态次态次态/输出输出A=0A=1aa / 0b / 0ba / 0c / 0cd/ 1c/ 0da/ 0b/ 0现态现态次态输出次态输出A=0A=1aa/ 0b /0ba / 0c/0ca/1c /0abc0/01/00/01/01/00/1 a d c b 0/0 1/0 0/0 1/0 0/0 1/0 0/1 1/0 初始状态初始状态 S A/Y （3）状态状态分配分配令令 a = 00，b = 01，c = 11， 0/0 1/0 0/1 1/0 1/0 0/0 00 11 01 现态现态Q1Q0Q1

10、n+1 Q0n+1 YA=0A=10000 / 001 /00100 / 011 /01100 / 111 /0（4） 选择触发器的类型选择触发器的类型触发器个数触发器个数: : 两个。两个。 类型：采用类型：采用对对 CP 下降沿敏感的下降沿敏感的 JK 触发器。触发器。abc0/01/00/01/01/00/1现态现态Q1Q0Q1n+1 Q0n+1 YA=0A=10000 / 001 /00100 / 011 /01100 / 111 /0 1 0 J=XK=1J=1K=XJ=XK=0J=0K=XnQ1nQ01+1nQ1+0nQ状态转换真值表及激励信号状态转换真值表及激励信号K0J0K1J

11、1激励信号激励信号YA0000000000101001010000 0100111101 0110001111111100 0 0 1 0 J1 A Q1 n Q0 n AQY1 0 1 K1 A Q1 n Q0 n 0 0 0 0 0 1 Y A Q1 n Q0 n 0 1 0 1 0 1 J0 K0 A Q1 n Q0 n A Q1 n Q0 n AJ 0AK 0AQJ01 AK 1 FF0 A CP C1 1J 1K FF1 C1 1J 1K Y Q0 Q1 AQY1 AJ 0AK 0AQJ01 AK 11Q0Q100001110/01/00/01/01/00/10/11/0AQY1 A

12、QQY01 1 Y1Q0Q0 Y1Q0Q FF0 A CP C1 1J 1K FF1 C1 1J 1K Y Q0 Q1 AQY1 AQQY01 解：据题意可直接由波形图解：据题意可直接由波形图1、画出电路状态图。、画出电路状态图。 000 /Y /0 011 /0 /1 /0 010 Q2Q1 Q0 /0 001 100 2、确定触发器的类型和个数确定触发器的类型和个数触发器类型：上升沿触发的触发器类型：上升沿触发的JK边沿触发器。边沿触发器。 例例2:试设计一个同步时序电路，要求电路中触发器试设计一个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出及输出Y端的信号与端的信号与CP时钟信号

13、波形满足下图所示的时序关系。时钟信号波形满足下图所示的时序关系。000100010110000001触发器个数：触发器个数： 3个个 3、求出电路的激励方程和输出方程求出电路的激励方程和输出方程 ；Y CP Q1 Q2 Q0 1 0 J=XK=1J=1K=XJ=XK=0J=0K=X10000010001110011001000101000100000 YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n 00 01 11 10 0 0 0 1 1 0 1 XX XJ2 Q1nQ0n Q2nX 00 01 11 10 0 X X X 1 1X XK2 Q1nQ0n Q2nXX10000010001

14、110011001000101000100000 YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n21K 201Q QnnJ K0=102QnJ J1=Q0nK1=Q0nJ1J2J0K2K1K00 X0 X0 X1 XX 10 X1 XX 0X 10 X1 XX 11 XX 10 X 求激励方程的第二种求激励方程的第二种方法方法 000 /Y /0 011 /0 /1 /0 010 Q2Q1 Q0 /0 001 100 求状态方程：求状态方程： Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001 00 01 11 10

15、0 0 0 1 0 1 0 Q1nQ0n Q2n 00 01 11 10 0 0 1 0 1 1 0 Q1nQ0n Q2n 00 01 11 10 0 1 0 0 1 1 0 Q1nQ0n Q2n Q2n+1 Q1n+1 Q0n+1 nnn0210QQQ nnnn20112QQQQ nnnnn010111QQQQQ 00 01 11 10 0 0 0 0 1 1X XY Q1nQ0n Q2nX0nY2Q nnn0210QQQ nnnnn101011QQQQQ nnnQKQJQ1 K0=1J1=Q0n 4 4、 画出逻辑图画出逻辑图 nnnnn221012Q0QQQQ nnJ102QQ K2 =

16、 1nJ20Q nY2Q K1=Q0n CP 1J C1 1K 1 Q0 Q0 Q2 1J C1 1K Q1 1J C1 1K Q1 FF0 FF1 FF2 1 Y 00 01 11 10 0 0 0 0 1 1X XY Q1nQ0n Q2nX05 5、检查自启动能力、检查自启动能力 000 /0 100 011 /0 001 /1 /0 010 /0 101 111 110 /0 /0 /0 电路具备自启动能力电路具备自启动能力 1020QQQnnn110101QQ QQ Qnnnnn12012QQ Q QnnnnQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y0000010001010

17、0010011001110001000001101010111001011110001Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001101010111001011110001修改输出方程：修改输出方程：电路的输出有错！电路的输出有错！000nnnY012QQQ nY2Q 00 01 11 10 0 0 0 0 1 1X XY Q1nQ0n Q2nX0210QQQnnnY CP 1J C1 1K 1 Q0 Q0 Q2 1J C1 1K Q1 1J C1 1K Q1 FF0 FF1 FF2 1 Y CP 1J C1 1K

18、1 Q0 Q0 Q2 1J C1 1K Q1 1J C1 1K Q1 FF0 FF1 FF2 1 Y 2QnY 修改后的逻辑图修改后的逻辑图 0/0 0/0 b c g d f 0/0 0/0 0/0 0/0 1/1 1/1 1/1 1/0 1/0 1/0 0/0 e a 1/1 0/0 0/0 b c g d f 0/0 0/0 0/0 0/0 1/1 1/1 1/1 1/0 1/0 1/0 0/0 e a 1/1 1、列出原始状态表、列出原始状态表原始状态表原始状态表f / 1a / 0gf / 1g / 0ff / 1a / 0ef / 1e / 0dd / 0a / 0cd / 0c

19、/ 0bb / 0a / 0aA=1A=0次态次态/ /输出输出（Sn+1/Y）现态现态（Sn）f / 1a / 0gf / 1g / 0ff / 1a / 0ef / 1e / 0dd / 0a / 0cd / 0c / 0bb / 0a / 0aA=1A=0次态次态/ /输出输出（Sn+1/Y）现态现态（Sn）第一次化简状态表第一次化简状态表f / 1e / 0ff / 1a / 0ef / 1e / 0dd / 0a / 0cd / 0c / 0bb / 0a / 0aA=1A=0次态次态/ /输出输出（Sn+1/Y）现态现态（Sn）2、状态表化简、状态表化简011 / 1000 / 0

20、100011 / 1100 / 0011011 / 0000 / 0010011 / 0010 / 0001001 / 0000 / 0000A=1A=0次态次态/ /输出输出（Sn+1/Y）现态现态（Sn）已分配状态的状态表已分配状态的状态表3、状态编码、状态编码a=000;b=001;c=010 ;d=011;e=100最后简化的状态表最后简化的状态表d / 1a / 0ed / 1e / 0dd / 0a / 0cd / 0c / 0bb / 0a / 0aA=1A=0次态次态/ /输出（输出（Sn+1/Y）现态现态（Sn）三种状态分配方案三种状态分配方案状态状态方案方案1自然二进制自然二进制码码方案方案2格雷码格雷码方案方案3“一对一一对一”a0 0 00 0 00 0 0 0 1b0 0 10 0 10 0 0 1 0c0 1 00 1 10 0 1 0 0d0 1 1