第4章半导体存储器及接口

1、第 4 章 半导体器及接口4.4概述半导体器的组成器与CPU的连接X86系列的器接口同济大学电信学院主要知识点掌握半导体单元电路lll器与CPU的连接掌握掌握X86CPU与器的接口同济大学电信学院4.1 概述第一代的计算机是用电子管作为存储器件，体积大、功耗大。在1951年，在哈弗大学计算机实验室工作的美籍王安博士发明了磁芯器，是计算机发展史上的一个，体积少、功耗低。器是从60年代初发明的半导体，其体积更小、功耗更低，取代了磁芯器。同济大学电信学院4.1.1 半导体器分类半导体分为两类：器从使用功能上划分，可读写器RAM(RandomAccess只读Memory)又称为随机存

2、取器；器ROM(ReadOnlyMemory)。RAM主要用来存放各种现场的输入输出数据、中间计算结果、与外存交换的信息以及作为堆栈使用，它的单元的内容按照需要既可以读出，也可以写入或改写。同济大学电信学院4.1.1 半导体器分类而ROM的信息在使用时是不能改变的，也就是不可写入的，它只能读出，故一般用来存放固定的程序，如微型计算机的引导程序、程序等。同济大学电信学院4.1.1 半导体器分类同济大学电信学院4.1.2RAM的种类在RAM中，又可以分为双极型(Bipolar)和MOSRAM两大类。1.双极型RAM的特点存取速度高；集成度较低(与MOS相比)；功耗大；成本高。所以，双极型RAM主要

3、用于CACHE。同济大学电信学院4.1.2RAM的种类2.MOSRAM用MOS器件的RAM，又可分为静态（Static)RAM(用SRAM表示)和动态(Dynamic)RAM(用DRAM表示)两种，作为主存。同济大学电信学院4.1.3ROM的种类1.掩模ROM早期的ROM由半导体厂商按照某种固定线路制造的，制造好以后就只能读不能改变。这种ROM适用于批量生产的成本较低，但不适用于研究工作。中，同济大学电信学院4.1.3ROM的种类2.可编程只读ROM)器ROM(Programmable为了便于用户根据的需要来写ROM，就发展了一种PROM，可由用户对它进行编程，但这种ROM用户只能写一次， 目

4、前已不常用。同济大学电信学院4.1.3ROM的种类3.可擦去可编程只读器EPROM(ErasablePROM)为了适应科研工作的需要，希望ROM能根据需要写，也希望能把已经写上去的内容擦去，然后再写，且能改写多次，于是就生产了这种EPROM。同济大学电信学院4.1.3ROM的种类只读器电路比RAM电路简单，故集成度更高，成本更低。而且有一优点就是当电源去掉以后，它的信息是不丢失的。所以，在计算机中尽可能地把一些管理、程序(Monitor)，操作系统的基本输入输出程序(BIOS)，以及各种典型的程序(如调试、诊断程序等)放在ROM中。同济大学电信学院4.1.3ROM的种类随着应用的发展，ROM也

5、在不断发展，目前常用的还有电可擦除的可编程EEPROM以及新一代可擦除ROM(如闪烁存储器Flash)等。同济大学电信学院4.2.1基本电路4.2.1基本基本电路电路是组成器的基础和，它用来一位二进制信息：“0”或“1”。在MOS器中，基本存储电路分为静态路两大类。电路和动态电同济大学电信学院4.2.1基本电路1.六管静态静态电路电路是由两个增强型的NMOS反相器交叉耦合而成的触发器。同济大学电信学院4.2.2RAM的结构阵列同济大学电信学院4.2.1基本电路2.单管单管电容C电路电路是由一个管子T1和一个。写入时，字选择线为“1”，T1管导通，写入信号由位线(数据线)存入电容C中；在读出时，

6、选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到信息。同济大学电信学院4.2.1基本电路为了节省面积，这种单管电路的电容不可能做得很大，一般都比数据线上的分布电容Cd小，因此，每次读出后，内容就被破坏，要保存原先的信息必须采取恢复措施。同济大学电信学院4.2.1基本电路同济大学电信学院4.2.2RAM的结构一个基本电路表示一个二进制位，目前微型计算机的通常容量为128MB或256MB，故需要128M8或256M8个基本电路，因而路组成的。这些合起来，这就是器是由大量的电电路必须有规则地组体。同济大学电信学院同济大学电信学院4.2.2RAM的结构3.片内地址译

7、码的方式地址译码有两种方式：一种是单译码方式或称字结构，适用于小容量器中；另一种是双译码，或称复合译码结构。同济大学电信学院4.2.2RAM的结构(1)单译码方式同济大学电信学院4.2.2RAM的结构(2)双译码方式同济大学电信学院4.3RAM与CPU的连接在微型计算机中，CPU对器进行读写操作，首先要由地址总线给出地址信号，然后要发出相应的是读还是写的信号，最后才能在数据总线上进行信息交流。所以，RAM与CPU的连接，主要有以下三个部分：(1)(2)(3)地址线的连接；数据线的连接； 线的连接。同济大学电信学院4.3RAM与CPU的连接在连接中要考虑的问题有以下几个方面：1. CPU总线的负

8、载能力CPU在设计时，一般输出线的直流负载能力为带一个TTL负载。现器都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与器相连的，而在较大的系统中，需要时就要加上缓冲器，由缓冲器的输出再带负载。同济大学电信学院4.3RAM与CPU的连接2.CPU的时序和配合问题CPU在取指和器的存取速度之间的器读或写操作时，是有固定时序的，就要由这来确定对器的存取速度的要求。或在器已经确定的情况下，考虑是否需要TW周期，以及如何实现。同济大学电信学院4.3RAM与CPU的连接3.器的地址分配和选片问题内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即的程序或操作系

9、统占用的区域)和用户区，用户区又要分成数据区和程序区。所以内存的地址分配是一个重要的问题。另外，目前生产的器，单片的容量仍然是有限的，所以总是要由许多片才能组成一个器，这就存在一个如何产生选片信号的问题。同济大学电信学院4.3 RAM与CPU的连接(1)全译码法全译码法就是将的地址全部进行译码，经过译码器的输出作为片选信号，而低位地址作为元选择（片内地址）。的内单同济大学电信学院4.3RAM与CPU的连接同济大学电信学院4.3RAM与CPU的连接(2)部分译码法部分译码法就是将的地址不全部进行译码，只取部分地址线送译码器译码，经过译码器的输出作为信号，而低位地址作为择（片内地址）。的片选内单元

10、选同济大学电信学院4.3RAM与CPU的连接同济大学电信学院4.3 RAM与CPU的连接(3)线译码法将的地址某一位地址线直接作为的片选信号，不经过译码器译码，而低位地址作为片内地址）。内单元选择（同济大学电信学院4.3RAM与CPU的连接同济大学电信学院4.4X86CPU的接口由于数据总线的宽度不同，所以，器接口也就不同。其一、8位接口同济大学电信学院4.4X86CPU的接口同济大学电信学院ModeCEOEPRGVppOperationReadLLHVccDoutOutput DisabledLHHVccHigh-ZProgramLHP12.5DinPin NameFunctionA0 -

11、A12Addresses InputO0 O7OutputsCEChip EnableOEOutput EnableVppProgram VoltagePRGProgram StrobeNCNo Connection4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口同济大学电信学院ModeWECSOEI/O OperationNot SelectedXHXHigh-ZOutput DisabledHLHHigh-ZReadHLLDoutWriteLLXDinPin NameFunctionA0 - A14Addresses InputI/O0 I/O7Inputs/Outputs

12、CSChip EnableOEOutput EnableWEWrite Enable4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口二、16位1.接口译码同济大学电信学院4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口2.体写选通同济大学电信学院4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口三、32位接口128KB同济大学电信学院ModeWECE1CE2OEI/O OperationNot SelectedXHXXHigh-ZNot SelectedXXLXHigh-ZOutput DisabledHLHHHigh-ZReadHLHLDoutW

13、riteLLHXDinPin NameFunctionA0 - A16Addresses InputI/O0 I/O7Inputs/OutputsCE1、CE2Chip EnableOEOutput EnableWEWrite Enable4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口四、动态RAM接口从使用的角度看，要求RAM的容量越来越大；而超大规模集成电路技术的发展，也使大容量的RAM成为可能。为了便于说明以64K1位的为例，虽然，这样的在桌面机中已很少使用，但其内部结构仍具有典型性（64MB、128MB、256MB的原理与64K的是一样的）。其工作同济大学电信学院4.

14、4X86CPU的接口1.Intel2164A的结构一片的容量为64Kb1位，即片内共有64K(65536)个地址单元，每个地址单元一位数据。用8片Intel2164A就可以64KB的器。片内要寻址64K，则需要16条地址线，为了减少封装引线，地址线分为两部分：行地址与列地址。同济大学电信学院4.4X86CPU的接口同济大学电信学院4.4X86CPU的接口的地址引线只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号RAS#(RowAddressStrobe)，把先送至的8位地址，送至行地址锁存器。由随后出现的列地址选通信号CAS#(ColumnAddressStrobe)把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新(刷新时地址计数，实现一行一行地刷新)。同济大学电信学院4.4X86