第4章 数字集成电路新

1、跳转到第一页第第4 4章章 数字集成电路数字集成电路掌握逻辑代数的基本运算法则、基本公式、基本定理掌握逻辑代数的基本运算法则、基本公式、基本定理和化简方法和化简方法了解了解TTLTTL门电路的特点以及三态门的概念门电路的特点以及三态门的概念组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法典型组合逻辑电路的逻辑功能和使用方法典型组合逻辑电路的逻辑功能和使用方法跳转到第一页n4.1逻辑代数、逻辑函数逻辑代数、逻辑函数n4.2集成门电路集成门电路n4.3组合逻辑电路组合逻辑电路第第4 4章章 数字集成电路数字集成电路跳转到第一页4.1 4.1 逻辑代数逻辑函数逻辑代数逻辑函数逻辑电路

2、逻辑电路：将门电路按照一定的规律连接起来，可以：将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的电路。组成具有各种逻辑功能的电路。分析和设计逻辑电路的数学工具是分析和设计逻辑电路的数学工具是逻辑代数逻辑代数（又叫布（又叫布尔代数或开关代数），变量只能是尔代数或开关代数），变量只能是0和和1。逻辑代数具有逻辑代数具有3种基本运算种基本运算：与运算（逻辑乘）、或：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。运算（逻辑加）和非运算（逻辑非）。跳转到第一页4.1.1 逻辑代数的公式和定理逻辑代数的公式和定理与运算：111 001 010 000（2）基本运算）基本运算非 运 算 ：

3、10 01（1）常量之间的关系）常量之间的关系与运算：0 1 00AA AAAAAA或运算：1 11 0AA AAAAAA非运算：AA 跳转到第一页（3）基本定理）基本定理交换律：ABBAABBA结合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA反演律（摩根定律）：BABABABA .跳转到第一页(A+B)(A+C)=AA+AB+AC+BC=A+AB+AC+BC=A(1+B+C)+BC=A+BC证明分配率：A+BC=(A+B)(A+C)证明：证明：跳转到第一页证 明 ：)(BAAABAABABAABABAAABAAABAA)( )()(1BA BA

4、 分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)跳转到第一页逻辑函数有逻辑函数有3种表示形式：种表示形式：逻辑状态表、逻辑表达式、逻辑状态表、逻辑表达式、逻辑图。逻辑图。4.1.2 逻辑函数的表示方法逻辑函数的表示方法1 1、逻辑状态表逻辑状态表跳转到第一页例如，要表示这样一个函数关系：当例如，要表示这样一个函数关系：当3个变量个变量A、B、C的取值中有的取值中有偶数个偶数个1时，函数取值为时，函数取值为1；否则，函数取值为；否则，函数取值为0。此函数称为判偶。此函数称为判偶函数，可用真值表表示如下。函数，可用真值表表示如下。跳转到第一页1 1、逻辑状态表逻辑状态表由

5、变量的所有可能取值组合及其对应的函数值所构成的由变量的所有可能取值组合及其对应的函数值所构成的表格。表格。列写方法列写方法：每一个变量均有：每一个变量均有0、1两种取值，两种取值，n个变量共个变量共有有2n种不同的取值，将这种不同的取值，将这2n种不同的取值按顺序（一般种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。函数的值，便可得到逻辑函数的真值表。跳转到第一页2 2、逻辑表达式逻辑表达式A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100

6、10110CABCBABCACBAFCBABCACBACAB跳转到第一页表达式列写方法表达式列写方法：取：取F=1的组合，输入变量值为的组合，输入变量值为1的表的表示成原变量，值为示成原变量，值为0的表示成反变量，然后将各变量的表示成反变量，然后将各变量相乘，最后将各乘积项相加，即得到函数的与或表达相乘，最后将各乘积项相加，即得到函数的与或表达式。式。逻辑表达式逻辑表达式：是由逻辑变量和与、或、非：是由逻辑变量和与、或、非3种运算符种运算符连接起来所构成的式子。连接起来所构成的式子。跳转到第一页3 3、逻辑图逻辑图逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。：是由表示逻辑运算的逻辑符

7、号所构成的图形。CABCBABCACBAFABC & & &1F 1 1 1 &C C B B A A跳转到第一页例例 某逻辑函数的逻辑表如表所示，试用其他某逻辑函数的逻辑表如表所示，试用其他2种方法种方法表示该逻辑函数。表示该逻辑函数。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101000解解 逻辑表达式：逻辑表达式：CBACBACBAF跳转到第一页逻辑图：逻辑图：ABC & & &1F 1 1 1C C B B A ACBACBACBAF跳转到第一页4.1.3 4.1.3 逻辑函数

8、的化简逻辑函数的化简BCCBCBBCCBBCAACBBCAABCY)()(1ABCBCABCAABCCBAABCCABAABCY)()(2逻辑函数化简的意义：逻辑表达式越简单，实现它逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。的电路越简单，电路工作越稳定可靠。1 1、公式法、公式法跳转到第一页BAFEBCDABAY)(1BABCDBADABADBCDABADCDBAY)()(2CABCABABCBAABCBCAABY)(DCBADBACBADBACBADBACCBADCBDCACBAY)()(跳转到第一页CACBBABBCAACBCBACBABCACBACBA

9、CBBACCBACBAACBBABACBCBBAY)()1 ()1 ()()(BCACABBCAABCCBAABCCABABCBCACBACABABCY)()()(跳转到第一页实际应用中，广泛使用的是集成门电路，典型的有两实际应用中，广泛使用的是集成门电路，典型的有两种：种：TTL和和CMOS集成门电路。集成门电路。按照集成电路的功能可分为与门、或门、非门、与非按照集成电路的功能可分为与门、或门、非门、与非门、或非门、异或门等。门、或非门、异或门等。除了掌握各种门的逻辑功能外，还必须了解它们的基除了掌握各种门的逻辑功能外，还必须了解它们的基本特性和主要参数。本特性和主要参数。跳转到第一页V4

10、+UCC(+5V) b1 A BR13kV3V2V1F R4100+UCC(+5V)V5 A BTTL与非门电路V1的等效电路D3c1R13kR2750R3360R53kD1D24.2.1 TTL4.2.1 TTL与非门与非门跳转到第一页输入信号不全为输入信号不全为1：如：如uA=0.3V， uB=3.6V R4100V4 A BR13kV3V2V1F+UCC(+5V)V5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V则则uB1=0.3+0.7=1V，V2、V5截止，截止，V3、V4导通导通忽略忽略iB3，输出端的电位为：输出端的电位为：输出输出F为高电平为高电平1。uF

11、50.70.73.6V跳转到第一页V4 +UCC(+5V) b1 A BR13kV3V2V1F R4100+UCC(+5V)V5 A BTTL与非门电路V1的等效电路D3c1R13kR2750R3360R53kD1D2则则uB1=0.3+0.7=1V，V2、V5截止，截止，V3、V4导通导通忽略忽略iB3，输出端的电位为：输出端的电位为：输出输出F为高电平为高电平1。uF50.70.73.6V输入信号不全为输入信号不全为1：如：如uA=0.3V， uB=3.6V跳转到第一页V4ABR13kV3V2V1FR4100+UCC(+5V)V5R2750 R3360 R53k0.7V0.7V+-+-0.

12、3V+-0.3V3.6V3.6V输入信号全为输入信号全为1：如：如uA=uB=3.6V2.1V则则uB1=2.1V，V2、V5导通，导通，V3、V4截止截止输出端的电位为：输出端的电位为： uF=UCES0.3V输出输出F为低电平为低电平0。跳转到第一页V4 +UCC(+5V) b1 A BR13kV3V2V1F R4100+UCC(+5V)V5 A BTTL与非门电路V1的等效电路D3c1R13kR2750R3360R53kD1D2输入信号全为输入信号全为1：如：如uA=uB=3.6V则则uB1=2.1V，V2、V5导通，导通，V3、V4截止截止输出端的电位为：输出端的电位为： uF=UCE

13、S0.3V输出输出F为低电平为低电平0。跳转到第一页BAFuA uBuF0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BF0 00 11 01 11110功能表功能表真值表真值表逻辑表达式：逻辑表达式：跳转到第一页4.2.24.2.2 TTLTTL三态门三态门符号V4AR13kV3V2V1FR4100+UCC(+5V)V5R2750R3360R53kAE&ENFEVD电路结构E0时，二极管时，二极管VD导通，三极管导通，三极管V1基极和基极和V2基极基极均被钳制在低电平，因而均被钳制在低电平，因而V2V5均截止，输出端开均截

14、止，输出端开路，电路处于高阻状态。路，电路处于高阻状态。跳转到第一页符号V4AR13kV3V2V1FR4100+UCC(+5V)V5R2750R3360R53kAE&ENFEVD电路结构E1时，二极管时，二极管D截止，三态门的输出状态完全取截止，三态门的输出状态完全取决于输入信号决于输入信号A的状态，电路输出与输入的逻辑关系和的状态，电路输出与输入的逻辑关系和一般反相器相同，即：一般反相器相同，即：F=A，A0时时F1，为高电平；为高电平；A1时时F0，为低电平。为低电平。跳转到第一页符号V4AR13kV3V2V1FR4100+UCC(+5V)V5R2750R3360R53kAE&am

15、p;ENFEVD电路结构结论：电路的输出有高阻态、高电平和低电结论：电路的输出有高阻态、高电平和低电平平3种状态。种状态。跳转到第一页ABCF&4.3.1 组合逻辑电路的分析组合逻辑电路的分析ABX BCY CAZ XYZCABCABFACBCABXYZF 4.3 组合逻辑电路组合逻辑电路跳转到第一页A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111CABCABF当输入当输入A、B、C中中有有2 2个或个或3 3个为个为1 1时，时，输出输出F为为1 1，否则输，否则输出出F为为0 0。所以这个。所以这个电路实际上是一种电路实际

16、上是一种3 3人表决用的组合电人表决用的组合电路：只要有路：只要有2票或票或3票同意，表决就通票同意，表决就通过。过。跳转到第一页逻辑图逻辑图逻辑表逻辑表达式达式 1 最简与或最简与或表达式表达式 2 最简与或最简与或表达式表达式 3 真值表真值表 4 电路的逻电路的逻辑功能辑功能跳转到第一页Z1111ABCFXY1逻辑图逻辑图BBACBABYXZFBYXZBAYCBAX逻辑表逻辑表达式达式BABBABBACBAF最简与或最简与或表达式表达式跳转到第一页真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与

17、非门实现用与非门实现电路的输出电路的输出F只与输入只与输入A、B有关，有关，而与输入而与输入C无关。无关。F和和A、B的逻的逻辑关系为：辑关系为：A、B中只要一个为中只要一个为0，F=1；A、B全为全为1时，时，F=0。所以所以F和和A、B的逻辑关系为与非运算的逻辑关系为与非运算的关系。的关系。电路的逻辑功能电路的逻辑功能ABBAF跳转到第一页逻辑图逻辑图逻辑表逻辑表达式达式最简与或最简与或表达式表达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(ABCFXYZ&1&跳转到第一页真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，

18、当由真值表可知，当3个个输入变量输入变量A、B、C取取值一致时，输出值一致时，输出F=1，否则输出否则输出F=0。所以。所以这个电路可以判断这个电路可以判断3个个输入变量的取值是否输入变量的取值是否一致，故称为判一致一致，故称为判一致电路。电路。跳转到第一页逻辑图逻辑图逻辑表逻辑表达式达式BABABABBAAABBABAFABBABAF)()(最简与或最简与或表达式表达式跳转到第一页电路的逻辑功能电路的逻辑功能输入相同输出为输入相同输出为0，输，输入相异输出为入相异输出为1。称为。称为“异或异或”逻辑关系。这逻辑关系。这种电路称为种电路称为“异或异或”门。门。BABABAF真值表真值表跳转到第

19、一页逻辑图逻辑图逻辑表逻辑表达式达式最简与或最简与或表达式表达式ABBABABBAABABBAABABBAAFBABBAAF)()(跳转到第一页真值表真值表电路的逻辑功能电路的逻辑功能输入相同输出为输入相同输出为1，输，输入相异输出为入相异输出为0。称为。称为“同或同或”逻辑关系。这逻辑关系。这种电路称为种电路称为“同或同或”门。门。ABF=1跳转到第一页4.3.2 组合逻辑电路的设计组合逻辑电路的设计：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上路灯，使之在上楼前，用楼下开关打开电灯

20、，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。设楼上开关为设楼上开关为A，楼下开关为楼下开关为B，灯泡为灯泡为F。并设开关并设开关A、B掷向掷向上方时为上方时为1，掷向下方时为，掷向下方时为0；灯亮时；灯亮时F为为1，灯灭时，灯灭时F为为0。根据。根据逻辑要求列出真值表。逻辑要求列出真值表。 1 BA220VF实际电路图：实际电路图：A BF0 00 11 01 11001跳转到第一页 2 ABBAF已为最简与或表达式ABF=1用与非门实现BAYABF&1&

21、1跳转到第一页：用与非门设计一个交通报警控制电路。交通信号灯有红、用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄绿、黄3种，种，3种灯分别单独工作或黄、绿灯同时工作时属正常种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用设红、绿、黄灯分别用A、B、C表示，灯亮时其值为表示，灯亮时其值为1，灯灭，灯灭时其值为时其值为0；输出报警信号用；输出报警信号用F表示，灯正常工作时其值为表示，灯正常工作时其值为0，灯出现故障时其值为灯出现故障时其值为1。根据逻辑要求列出真值表。根据逻辑要求

22、列出真值表。A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111跳转到第一页ABCCABCBACBAFACABCBABBACCCABCBACBAABCCABABCCBAF)()(ACABCBAF 跳转到第一页ACABCBAF ABCF&111跳转到第一页：用与非门设计一个举重裁判表决电路。设举重比赛有用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上

23、裁判判明成一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A，副裁判分别为副裁判分别为B和和C；表示成功与否的灯为表示成功与否的灯为F，根据逻辑要求列出真值表。根据逻辑要求列出真值表。A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111ABCCABCBAF跳转到第一页ABCF&ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(跳转到第一页 旅客列车按发车

24、的优先级别依次分为特快、直快和普客旅客列车按发车的优先级别依次分为特快、直快和普客3种，种，若有多列列车同时发出发车的请求，则只允许其中优先级别最若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。高的列车发车。试设计一个优先发车的排队逻辑电路。设输入变量为设输入变量为A、B、C，分别代表特快、直快和普客分别代表特快、直快和普客3种列车，种列车，有发车请求时其值为有发车请求时其值为1，无发车请求时其值为，无发车请求时其值为0。输出发车信号分。输出发车信号分别用别用F1、F2、F3表示，表示，F1=1表示允许特快列车发车，表示允许特快列车发车，

25、F2=1表示表示允许直快列车发车，允许直快列车发车， F3=1表示允许普客列车发车。根据表示允许普客列车发车。根据3种列车种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。跳转到第一页A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0CBAFBABCACBAFAABCCABCBACBAF321跳转到第一页F3AF2&11F1BCCBAFBAFAF321跳转到第一页使用与非门设计一个使用

26、与非门设计一个3输入、输入、3输出的组合逻辑电路。输出输出的组合逻辑电路。输出F1、F2、F3为为3个工作台，由个工作台，由3个输入信号个输入信号A、B、C控制，每个工作台控制，每个工作台必须接收到两个信号才能工作：当必须接收到两个信号才能工作：当A、B有信号时有信号时F1工作，工作，B、C有信号时有信号时F2工作，工作，C、A有信号时有信号时F3工作。工作。设设A、B、C有信号时其值为有信号时其值为1，无信号时其值为，无信号时其值为0；F1、F2、F3工工作时其值为作时其值为1，不工作时其值为，不工作时其值为0。根据要求，可列出该问题的真。根据要求，可列出该问题的真值表。值表。跳转到第一页A

27、 B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1CAABCCBAFBCABCBCAFABABCCABF321跳转到第一页CAFBCFABF321F3AF2&1F1BC&1&1跳转到第一页设计一个逻辑电路供三人（设计一个逻辑电路供三人（A、B、C）表决使用。每）表决使用。每人有一电键，如果他赞成，就按电键，用人有一电键，如果他赞成，就按电键，用“1”表示。如果不赞成，表示。如果不赞成，就不按电键，用就不按电键，用“0”表示。表决结果用指示

28、灯表示，如果多数赞表示。表决结果用指示灯表示，如果多数赞成，则指示灯亮成，则指示灯亮F=1，反之则不亮，反之则不亮F=0。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111解：解：1. 列出真值表。列出真值表。 2.写出逻辑试写出逻辑试,并化简：并化简：ACBCABFABCCABCBABCAF跳转到第一页3. 画出逻辑电路图画出逻辑电路图用与非门实现该逻辑函数：用与非门实现该逻辑函数：ABCF&ACBCABACBCABACBCABF跳转到第一页1、半半加加器器4.3.3 加法器加法器在数字电路中，常用的组合电路有：加法器、编码器

29、、译码器在数字电路中，常用的组合电路有：加法器、编码器、译码器等，下面分别介绍它们的基本结构、工作原理和使用方法。等，下面分别介绍它们的基本结构、工作原理和使用方法。能对两个能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为位二进制数进行相加而求得和及进位的逻辑电路称为半加器半加器。（不考虑低位进位）（不考虑低位进位）半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数加数本位本位的和的和向高向高位的位的进位进位跳转到第一页2、全加器、全加器能对

30、两个能对两个1位二进制数进行相加并考虑低位来的进位，即相当于位二进制数进行相加并考虑低位来的进位，即相当于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电路称为全加器全加器。（考虑低位进位）（考虑低位进位）Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数，加数， Ci-1：低位来的进位，低位来的进位，Si：本位的和，本位的和， Ci：向高位的进位。向高位的进位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACB

31、ACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS跳转到第一页iiiiiiBACBAC1)(全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号1iiiiCBASAiBiCi-1SiCiCI CO逻辑符号跳转到第一页1iiiiCBASiiiiiiBACBAC1)(全加器可由两个半加器实现全加器可由两个半加器实现跳转到第一页把二进制数码按照一定的规律编排，使每组代码具有某一特定的把二进制数码按照一定的规律编排，使每组代码具有某一特定的含义，称为编码。实现编码操

32、作的电路称为含义，称为编码。实现编码操作的电路称为编码器编码器。输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13位位二二进进制制编编码码器器输输入入8个互斥的信号个互斥的信号输输出出3位二进制代码位二进制代码真真值值表表编码器二进制编码器编码器二进制编码器跳转到第一页753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或门构成111逻逻辑辑表表达达式式逻逻辑辑图图跳转到第一页I7 I6 I5 I4

33、I3 I2 I1Y2 Y1 Y0&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY跳转到第一页把代码状态的特定含义翻译出来的过程称为译码，实把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为现译码操作的电路称为译码器译码器。设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，且个，且对应于输入代码的每一种状态，对应于输入代码的每一种状态，2n个输出中只有一个为个输出中只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。二进制译码器可以译出输入变量的全部状态，故又称二进制译码器可

34、以译出输入变量的全部状态，故又称为为变量译码器变量译码器。译码器译码器跳转到第一页3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输入：输入：3位二进制代码位二进制代码输出：输出：8个互斥的信号个互斥的信号跳转到第一页012

35、70126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器跳转到第一页集成二进制译码器集成二进制译码器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引脚排列图(b) 逻辑功能示意图A2、 A1、 A0为 二 进 制 译 码 输 入 端 ，07 YY为 译 码输 出 端 （ 低 电 平 有 效 ） ， S1、2S、3S为 选 通 控 制 端 。当11S、032 SS时 ， 译 码 器 处 于 译 码 状 态 ； 当01S、132 SS时 ， 译 码 器 处 于 禁 止 状 态 。跳转到第一页输 入使 能选 择输 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1