数字电子技术5触发器

1、1第五章触发器2组组合合逻逻辑辑电电路路.当时的当时的输入输入.当时的当时的输出输出构成组合逻辑电路构成组合逻辑电路的基本单元是的基本单元是门电路门电路在前面所学习的组合逻辑电路中，在前面所学习的组合逻辑电路中，仅仅决定于仅仅决定于3而在而在“时序逻辑电路时序逻辑电路”中，中，时时序序逻逻辑辑电电路路.当时的当时的输出输出这就要求时序逻辑电路必须这就要求时序逻辑电路必须具有记忆功能具有记忆功能 !不仅与不仅与.当时的当时的输入输入有关有关.过去的过去的输出输出而且与而且与有关有关我们将要学习的我们将要学习的“触发器触发器”就具有记忆功能。就具有记忆功能。4内容提要内容提要 本章介绍具有本章介绍

2、具有记忆记忆功能的基本逻辑单元功能的基本逻辑单元触发器。触发器。 首先介绍作为许多触发器电路基本构成部首先介绍作为许多触发器电路基本构成部分的分的SR锁存器锁存器，然后从，然后从触发方式触发方式和和逻辑功能逻辑功能两两个方面对触发器做分类讲解。个方面对触发器做分类讲解。55.1 概述概述触发器具有什么触发器具有什么功能功能 ? 形象地说，形象地说， 它具有它具有“一触即发一触即发”的功能。在输入信号的功能。在输入信号的作用下，它能够从一种状态的作用下，它能够从一种状态 ( 0 或或 1 )转变成另一种状态转变成另一种状态 ( 1 或或 0 )。触发器具有什么基本触发器具有什么基本特点特点 ?

3、1）具有两个能自行保持的稳定状态；）具有两个能自行保持的稳定状态；2）根据不同的输入信号可以置成）根据不同的输入信号可以置成1或或0状态。状态。 触发器触发器是构成时序逻辑电路的基本单元，是能够存储是构成时序逻辑电路的基本单元，是能够存储1位二值信号的基本单元电路。位二值信号的基本单元电路。6触发器如何分类触发器如何分类 ? 按按逻辑功能逻辑功能划分划分 ：SR 触发器触发器 ；JK 触发器触发器 ；D 触发器触发器;按按触发方式触发方式划分划分 ：电平触发方式电平触发方式 ；脉冲触发方式脉冲触发方式 ；边沿触发方式边沿触发方式 。T触发器等等。触发器等等。7QDRDSQ反馈反馈反馈反馈 SR

4、锁存器可以由锁存器可以由与非门与非门构成，也可以由构成，也可以由或非门或非门构成，现构成，现以以与非门与非门构成的构成的SR锁存器为例锁存器为例:正是由于正是由于引入反馈，引入反馈，才使电路具有才使电路具有记忆功能记忆功能 !一、电路结构与工作原理一、电路结构与工作原理 & &G1G2与非逻辑与非逻辑:有有0则则1，全，全1则则0。触发器的状态触发器的状态5.2 SR锁存器锁存器8(1) 设设Q的原态为的原态为 1 (2) 设设Q的的原原态为态为 0010 11. 输入输入 = 0， = 1 时时 ：110 1DRDS 结论：当结论：当 0、 1时，无论时，无论Q端的原端的原态是什么，态是什么

5、， Q最终必为最终必为 0(触发器复位）触发器复位）！DSDR QQ&DRDSG1G2 0 11 0QQ&DRDSG1G201复位（复位（Reset）输入）输入:DR9 0 1 0 0 0 1 1 0Q ：输入信号到来输入信号到来前前锁存器的状态，即锁存器的状态，即初初始状态，始状态，简称为简称为初态初态(原态原态)；Q * ：输入信号到来输入信号到来后后锁存器的状态锁存器的状态 ，简称为，简称为次态次态 。 Q Q *QQ 0 1DSDRDSDR复位复位（清零）（清零）SR锁存器锁存器特性表特性表10(1) 设设Q的原态为的原态为 0(2) 设设Q的原态为的原态为 110111 02. 输入

6、输入 = 1， = 0 时时 ：1 0DSDRQQ&DRDSG1G2 1 00 1QQ&DRDSG1G210 结论：当结论：当 1、 0时，无论时，无论Q端的端的原原态是什么，态是什么， Q最终必为最终必为 1(触发器置位）触发器置位）！DSDR置位（置位（Set）输入）输入:DS111 0 0 11 0 1 1QQ 1 0DRDS Q Q * 0 1 0 0 0 1 1 0DRDS复位复位（清零）（清零）置位置位（置（置1）SR锁存器锁存器特性表特性表12(1) 设设Q的原态为的原态为 0(2) 设设Q的原态为的原态为 10 13. 输入输入 = 1， = 1 时时 ： 01 011 11

7、1DRDSQQ&DRDSG1G2QQ&DRDSG1G20 1 1010 结论：当结论：当 1、 1时，无论时，无论Q端的端的原原态是什么，态是什么， Q最终最终保持保持！DSDR131 1 0 01 1 1 11 0 0 11 0 1 1QQ 1 1DRDS Q Q * 0 1 0 0 0 1 1 0DRDS复位复位（清零）（清零）置位置位（置（置1）保持保持SR锁存器锁存器特性表特性表14114. 输入输入 = 0， = 0 时时 ：X & &QQ0 0XDRDS 不管不管Q的原态是什么，的原态是什么，当当 0 同时存在时，同时存在时，Q、 全是全是 1。QDRDSDRDSG1G2150 &

8、 &QQDRDS0011假设假设G1门翻转快门翻转快1 10 若若 = = 0 同时同时变为变为 1:DRDSG1G21 1 116假设假设G2门翻转快门翻转快1 1 10 & &QQDRDS00111 10 若若 = = 0 同时同时变为变为 1:DRDSG1G2 当当 = = 0同时同时变为变为 1 时，翻转时，翻转快的门输出变为快的门输出变为0，另一个门则不翻转。，另一个门则不翻转。DSDR 一般并不了解门的翻转速度一般并不了解门的翻转速度 ，因此，因此锁锁存器存器输出端的状态可能处于输出端的状态可能处于不定状态不定状态 。1难点！难点！17 & &QQDRDS0011X X；时，1QQ

9、0DDRS状态不定；和时，同时由和QQ10 DDRS1DDRS约束条件约束条件181 1 0 01 1 1 11 0 0 11 0 1 1 Q Q * 0 1 0 0 0 1 1 0DRDS复位复位（清零）（清零）置位置位（置（置1）保持保持0 0 0 1*0 0 1 1* 禁止禁止SR锁存器锁存器特性表特性表19 0 1 X 0（复位）（复位） 1 0 X 1（置位）（置位） 1 1 X 保保 持持 0 0 X 禁禁 止止 QQDRDS3.3.逻辑符号逻辑符号SRQQDSDR1.电路结构电路结构SRSR锁存器锁存器小结小结2.特性表特性表Q Q*DRDS20由由或非门或非门组成的组成的SR锁

10、存器锁存器QQ11SRQQSDRDSD RDQQ*0 00 00 10 11 01 01 11 101010 1 010100110*0*DSDR21二、动作特点二、动作特点输入信号在输入信号在全部时间全部时间里都能直接改变输出里都能直接改变输出端端Q和和Q的状态。的状态。QQabDRDSQQ11DRDS 因此因此SD（ ）也叫做直接置位端，）也叫做直接置位端，RD（ ）也叫做直接复位端，并把也叫做直接复位端，并把SR锁存器叫做锁存器叫做直接直接置位、复位锁存器置位、复位锁存器。DSDR22例例5.2.1 在左图的在左图的SR锁存锁存器电路中，已知输入电器电路中，已知输入电压波形，画出输出端对

11、压波形，画出输出端对应的电压波形。应的电压波形。 0 1 X 0 1 0 X 1 1 1 X 保保 持持 0 0 X 禁禁 止止 Q Q *QQDRDSQQDRDSDRDS23例例1 运用运用SR锁存器锁存器，消除机械开关振动引起，消除机械开关振动引起的脉冲。的脉冲。QQ5V5V1k1kSABS由由B到到AS由由A到到BQSR锁存器锁存器的的应用举例应用举例SDRDSDRDQ245.3 电平触发的触发器电平触发的触发器 在实际应用中，为协调数字系统各部分的动作，在实际应用中，为协调数字系统各部分的动作，常常要求某些触发器于同一时刻动作。此时触发器常常要求某些触发器于同一时刻动作。此时触发器的翻

12、转不但要受的翻转不但要受输入端输入端的控制，更重要的是要求各的控制，更重要的是要求各触发器能按一定触发器能按一定时间节拍时间节拍动作。为此，必须引入动作。为此，必须引入触触发信号发信号，使这些触发器只有在触发信号到达时才按，使这些触发器只有在触发信号到达时才按输入信号改变状态。通常把这个触发信号叫做输入信号改变状态。通常把这个触发信号叫做时钟时钟信号信号（Clock ），简称时钟，用），简称时钟，用CLK表示。表示。 这种受时钟信号控制的触发器统称为这种受时钟信号控制的触发器统称为时钟触发时钟触发器器。最简单的时钟触发器。最简单的时钟触发器电平触发的触发器，习电平触发的触发器，习惯上称同步惯上

13、称同步SR触发器。触发器。25一、一、电平触发电平触发SR触发器的触发器的电路结构与工作原理电路结构与工作原理QQRDSDRDSDRSCLK平时常平时常为为 1平时常平时常为为 1异步复位端异步复位端异步置位端异步置位端26QQRDSDRSCLK0被封锁被封锁被封锁被封锁1 1输出保输出保持原态持原态输出保输出保持原态持原态电平触发电平触发SR触发器触发器工作原理：工作原理：CLK=0，不管不管R、S取何种组合，输出都取何种组合，输出都保持保持原态原态 !27电平触发电平触发SR触发器触发器工作原理：工作原理：1被打开被打开被打开被打开RS输出遵输出遵循特性循特性表之值表之值输出遵输出遵循特性

14、循特性表之值表之值CLK1 时，触发器的特性与时，触发器的特性与SR锁存器的特性锁存器的特性相似。相似。QQRDSDRSCLK28表表5.3.1 电平触发电平触发SR触发器的特性表触发器的特性表CLK SRQQ*0011111111XX00110011XX000 0 11110101010101010111001*1*简化的功能表简化的功能表CLK1时时 1 0 1 0 1 0 1 1 禁禁 止止 S R Q* 0 0 保保 持持 Q *为为 CLK到来以后到来以后触发器的状态。触发器的状态。注：注：CLK回到低电平后状态不定！回到低电平后状态不定！29 由它的特性表可由它的特性表可见：见：在

15、在R、S不同时，不同时，Q 与与 S同同 !特性表特性表CLK R S Q * 1 0 0 保保 持持 1 0 1 1 1 1 0 0 1 1 1 禁禁 止止 0 X X 保保 持持逻辑符号：逻辑符号：电平触发电平触发SR触发器触发器QQ1R1SC1RDSDSRRSCLK约束条件：约束条件：SR=030 二、电平触发方式的二、电平触发方式的动作特点动作特点 1.只有当只有当CLK变为有效电平时，触发器才能接受变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相输入信号，并按照输入信号将触发器的输出置成相应的状态；应的状态； 2. 在在CLK=1的全部时间的全部时间里，里，

16、R、S的变化都可能引的变化都可能引起触发器输出状态的改变。在起触发器输出状态的改变。在CLK回到回到0以后，触以后，触发器保存的是发器保存的是CLK回到回到0以前瞬间的状态。以前瞬间的状态。31例例1：画出电平触发画出电平触发SR触发器的输出端触发器的输出端波形图。假设波形图。假设Q的初始状态为的初始状态为 0。CLKRSQQ 在在CLK = 0 期间，触发器的状态期间，触发器的状态“ 保持保持 ”状态状态不定不定QQ1R1SC1CLKR S32例例2 画出画出电平触发电平触发SR触发器触发器的输出波形的输出波形 。假设假设Q的初始状态为的初始状态为 0。QQCLKRSCLK回到回到低电平后低

17、电平后状态不定状态不定“空翻空翻”即输出端随输入信号的多即输出端随输入信号的多次变化将发生次变化将发生多次翻转多次翻转。QQ1R1SC1CLKR S33SR锁锁存器存器导引导引门电门电路路(1) 电路组成电路组成CLKQQRDSDDCLKDQQRDSD电平触发的电平触发的D触发器触发器 为了能适应单端输入信号的需要，把电平触发为了能适应单端输入信号的需要，把电平触发SR触触发器改成电平触发的发器改成电平触发的D触发器（又称触发器（又称D锁存器）锁存器）形式。形式。34(2) 功能分析功能分析CLKQQDDRDS01 1输出端输出端 保持原状态保持原状态CLK=035110110结论：结论：Q*

18、 = D01CLKQQDXDSDR10101011CLKQQDXDSDRCLK=1（无约束条件）（无约束条件）36 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持b.功能表功能表CLK D Q Q * Q* = Dd.动作特点：动作特点：CLK=1的全部时的全部时间里，输入的变间里，输入的变化都将引起触发化都将引起触发器输出的变化。器输出的变化。c.特性方程特性方程D 锁存器锁存器a.逻辑符号逻辑符号QQ1D C1RD SDDCLK RS37CLKDQQ 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持CLK D Q

19、 Q*特性表特性表例、例、电路如左上图，且电路如左上图，且已知触发器初始状态为已知触发器初始状态为0，根据，根据CLK及及D的波的波形画出输出端的波形。形画出输出端的波形。QQ1D C1RD SDDCLKRS38 这一类的这一类的 D 锁存器，有集成组件的产品，锁存器，有集成组件的产品，如如74LS77(4位锁存器位锁存器)、74LS75(4位双稳态锁位双稳态锁存器存器)，等等。，等等。即即CLK1,2即即CLK3,4123456714 13 1211 10981D 2D允允许许3D 4D NCVCC1Q 2Q3Q 4QNCGND允允许许74LS77 (4位锁存器位锁存器)395.4 脉冲触发

20、的触发器脉冲触发的触发器 主从主从SR触发器就是用两触发器就是用两个电平触发个电平触发SR触发器连接而触发器连接而成的。成的。RSCLKCLKQQ1QmQm从从触触发发器器主主触触发发器器 为了提高触发器工作的为了提高触发器工作的可靠性，实现每个可靠性，实现每个CLK周期周期里输出端的状态只能改变一里输出端的状态只能改变一次，又设计出了脉冲触发的次，又设计出了脉冲触发的触发器。触发器。1.电路结构电路结构： 通过一个反相器使通过一个反相器使时钟时钟信号信号CLK互补控制主、从触互补控制主、从触发器。发器。一、电路结构和工作原理一、电路结构和工作原理402.工作原理：工作原理：CLK=1时，主触

21、发器根据时，主触发器根据S、R的状态翻转，从触发器被封的状态翻转，从触发器被封死，从触发器死，从触发器状态不变状态不变;CLK由由1变变0后后，从触发器被打，从触发器被打开，从触发器按照主触发器的开，从触发器按照主触发器的状态翻转。同时，主触发器被状态翻转。同时，主触发器被封死。封死。特点：特点：F主主、F从从轮流工作。轮流工作。RSCLKCLKQQ1QmQm从从触触发发器器主主触触发发器器一个时钟脉冲里一个时钟脉冲里主从触发器输出端的状态主从触发器输出端的状态只能改变一次。只能改变一次。41a. 逻辑符号逻辑符号:Q1RQ1SC1CLKQQQQ1R1SC1CLKCLK1 12 2RS R、S

22、不相等不相等时时QQ1R1SC1RSCLKQmQm42CLK S RQQ* 0 00 01 01 00 10 11 11 101010101Q0111001*1*表表5.4.1主从主从SR触发器的特性表触发器的特性表*CLK回到低电平后输出状态不定！回到低电平后输出状态不定！RSCLKCLKQQ1QmQm从从触触发发器器主主触触发发器器b. 特性表特性表43 主从主从SR触发器在一个时钟脉冲只翻转一次，触发器在一个时钟脉冲只翻转一次，所以所以克服了多次翻转克服了多次翻转问题。问题。 与同步与同步SR触发器一样触发器一样仍存在约束条件仍存在约束条件问题。问题。 为了克服约束条件问题，又引出了为了

23、克服约束条件问题，又引出了主从主从JK触发触发器器。关于主从。关于主从JK触发器，稍后再介绍。触发器，稍后再介绍。c. 动作特点：动作特点： 但由于其主触发器和从触发器仍是电平触发但由于其主触发器和从触发器仍是电平触发SR触发器，触发器，在在CLK=1期间，期间， Qm 和和Qm的状态仍随的状态仍随R、S的变化而多次改变。的变化而多次改变。44QCLKSRQ例例5.4.1 在主从在主从SR触发器的电路中触发器的电路中,若若CLK、S和和R的的电压波形如图所示，试画出电压波形如图所示，试画出Q和和Q端的电压波形。设端的电压波形。设Q的初始状态为的初始状态为0。45SR触发器的电路触发器的电路结构

24、演变过程结构演变过程由两个与非门构成由两个与非门构成SR锁存器锁存器由四个与非门构成由四个与非门构成电平触发电平触发SR触发器触发器由九个与非门构成由九个与非门构成主从主从SR触发器触发器公共公共结构结构让其接受让其接受时钟控制时钟控制克服克服空翻空翻46主从主从JK触发器触发器 为了克服主从为了克服主从SR触触发器的发器的约束条件约束条件问题，问题，只需将其输出端只需将其输出端Q和和Q分别与其输入端分别与其输入端R和和S连连接，并另引入两个输入接，并另引入两个输入端，分别叫端，分别叫J和和K用以与用以与SR触发器触发器区别。这样就区别。这样就构成了主从构成了主从JK触发器。触发器。R1 K

25、Q.S1 J Q.QQRSCCLKQQQQRSCCLK1 12 2JKF主主F从从1QmQm47QQRSCCLKQQQQRSCCLKCLK1 12 2JK R1= S1= 0，Q 保持保持；QQF主主F从从主从主从 JK 触发器的工作原理触发器的工作原理:R1= Q ， S1 Q ，Q 翻转；翻转；(1) JK= 0(2) J=K= 11R1 K Q.S1 J Q.QmQm48(3) J = 0，K = 1QQRSCCLKQQQQRSCCLK1 12 2JK1001101 0F主主F从从R1 = Q K S1 = Q J 假设假设 Q = 1= 1= 010101001结论：结论：Q * =

26、J 0 !Q * = J 0，在在CLK从从 1变为变为 0后出现。后出现。 149(3) J = 0，K = 1，QQRSCCLKQQQQRSCCLK1 12 2JK0101101 0F主主F从从R1 = Q K S1 = Q J 并假设并假设 Q = 0= 0= 00010101结论：结论：Q * = J 0 500 1 0 同理可以证明：无论同理可以证明：无论 Q 是什么状态，是什么状态，只要只要 J 1 且且 K 0，则，则 Q *= J = 1。证。证明过程略去。明过程略去。 阶段性小结阶段性小结 0 1 1 0 J K Q Q * 结论结论 ：无论：无论 Q 是什么值是什么值 ，

27、J=0，K=1时，时，Q* 服从于服从于J ！051a.特性特性表：表：0 0 Q 1 1 Q 0 1 0 1 0 1 b.特性方程：特性方程：QJQK*Qc.逻辑符号逻辑符号:主从主从JK触发器触发器J、K不同，不同，与与J同同保持保持计数计数QQ1K1JC1SDRDKJCLK J K Q * CLKQQ1K1JC1SDRDKJCLK52图图5.4.4 具有具有多输入端多输入端的主从的主从 J K 触发器触发器 有些集成电路触发器产品中，输入端有些集成电路触发器产品中，输入端J和和K不止一个。不止一个。53集成的集成的 主从主从 JK 触发器触发器 简介简介:与门输入与门输入 JK 主从触发

28、器主从触发器 7472 (带预带预置和清除端置和清除端) J=J1J2J3, K=K1K2K3双双 JK 触发器触发器7476 (带预置和清除端带预置和清除端)双双 JK 触发器触发器7478 (带预置端、共清除端、带预置端、共清除端、 共时钟端共时钟端)双双 JK 主从触发器主从触发器74107(带清除端带清除端)双双 JK 主从触发器主从触发器 74111 (带数据锁定带数据锁定)54例例1：画出主从画出主从 JK 触发器输出端波形图。触发器输出端波形图。J K Q * 0 0 Q1 1 Q0 1 0 1 0 1 CLKJKQ注意：这里注意：这里J、K在在CLK=1期间没有变化。期间没有变

29、化。QQ1K1JC1SDRDRS看懂逻辑符号看懂逻辑符号 ；熟练使用功能表熟练使用功能表 。55例例2：画出下图所示各电路中输出端的波形图（初画出下图所示各电路中输出端的波形图（初始状态为始状态为0） 。CLK123456ACLK123456ABQ1JQ2输出没有回送到输入端，输出没有回送到输入端，称其为称其为 “ 开环开环 ” 。Q11J1KACLK1J1KQ2CLKAB= 156二、脉冲触发方式的二、脉冲触发方式的动作特点动作特点CLK下降沿到下降沿到来时，来时， F主主的输的输出传递到出传递到F从，从，翻转完成。翻转完成。CLK=1期间，主触发器期间，主触发器接收输入端的信号接收输入端的

30、信号主从触发器有两种结构：主从触发器有两种结构： (1)Q和和Q没有反馈到输入端，如主从没有反馈到输入端，如主从SR触发器，及触发器，及其由它派生出的各种触发器，其主触发器仍存在其由它派生出的各种触发器，其主触发器仍存在空翻空翻问题。问题。 (2)Q和和Q反馈到输入端，如主从反馈到输入端，如主从JK触发器，及其由触发器，及其由它派生出的它派生出的D、T触发器等，存在触发器等，存在一次变化一次变化问题。问题。57例例3：画出下图所示电路中各输出端的波形图画出下图所示电路中各输出端的波形图 ：CLK123456AJ1K1Q1ACLKJ2K2Q2= 1初始状初始状态为态为 00J1Q2Q1J2输出已

31、经回送到输入端，输出已经回送到输入端，那么就称其为那么就称其为 “ 闭环闭环 ” 。58现象如下现象如下:CLKD如：由主从如：由主从JK触发器触发器派生的派生的D触发器：触发器：设设Q = 0存在存在“一次变化一次变化”问题问题。Q实际实际为什么为什么当当CLK下降沿到来时，下降沿到来时，Q 不按此刻输入信号的状态不按此刻输入信号的状态变化呢？变化呢？一次变化问题一次变化问题QQQQRSC2 2CLKCLKCLKDQmQmF从从F主主1159解释如下解释如下:CLKDQm110101001011设设Q = 0保保持持跟跟随随D端端初始初始状态状态00Q实际实际110保保 持持保保持持注注意意

32、 图中反馈线已将图中反馈线已将b门封死。门封死。QQQQRSC2 2CLKCLKDQmQmF从从F主主1160归归 纳纳 产生上述输出结果的产生上述输出结果的根根本原因本原因是：是： 主触发器是一个同步主触发器是一个同步SR触触发器，且有一对互补的交叉反发器，且有一对互补的交叉反馈信号加在输入端，在馈信号加在输入端，在CLK=1期间当输入信号变化时，其状期间当输入信号变化时，其状态能且态能且只能改变一次只能改变一次； 于是导致主触发器在于是导致主触发器在CLK=1期间，可能记忆一个错期间，可能记忆一个错误的状态，等到误的状态，等到CLK下降沿到下降沿到来时，来时，Q状态跟随状态跟随Qm的错误状

33、的错误状态翻转。态翻转。QQQQRSC2 2CLKCLKDQmQmF从从F主主1161 只有在只有在CLK=1的全部时间里输入始终保持的全部时间里输入始终保持不变的条件下，用不变的条件下，用CLK下降沿到来时下降沿到来时的输入状的输入状态决定触发器的次态才肯定是对的。否则，必态决定触发器的次态才肯定是对的。否则，必须考虑须考虑CLK=1期间输入端状态的全部变化过程，期间输入端状态的全部变化过程，才能确定才能确定CLK下降沿到来时触发器的次态。下降沿到来时触发器的次态。结结 论论 因此，在因此，在CLK1 期间，一般不允许期间，一般不允许 J、K发生变化，于是设法通过发生变化，于是设法通过改变电

34、路结构改变电路结构而取消而取消这一限制。这一限制。在使用主从结构触发器时必须在使用主从结构触发器时必须注意注意：62 主从主从JK 触发器小结触发器小结 1. 熟练掌握主从熟练掌握主从JK触发器触发器逻辑符号逻辑符号的全部含义。的全部含义。 2. 熟练掌握并正确运用主熟练掌握并正确运用主从从JK触发器的触发器的特性表特性表、特特性方程性方程。QQKJC1SDRD 3. 主从主从JK触发器没有空翻、触发器没有空翻、约束条件问题，但存在约束条件问题，但存在“一一次变化次变化”问题。问题。QQKJC1SDRD63例例5.4.3 在图在图5.4.3所示的主从所示的主从JK触发器电路中，已知触发器电路中

35、，已知CLK、J、K的电压波形如图的电压波形如图5.4.6所示，试画出与之所示，试画出与之对应的输出电压波形。设触发器初态为对应的输出电压波形。设触发器初态为0。1.第一个第一个CLK高电平期间输入高电平期间输入始终为始终为J=1，K=0。2.第二个第二个CLK高电平期间高电平期间K端状端状态发生过变化，因而不能简单态发生过变化，因而不能简单地以地以CLK下降沿到达时下降沿到达时J、K的的状态来决定触发器的次态。状态来决定触发器的次态。JKQCLK1 2 3 4 CLK下降沿到来之前出现过下降沿到来之前出现过J=0， K=1，主触发器被置，主触发器被置0，所以虽然，所以虽然CLK下降沿来时，虽

36、然回到了下降沿来时，虽然回到了J=K=0，但从触，但从触发器仍按主触发器的状态被置发器仍按主触发器的状态被置0。643.第三个第三个CLK下降沿来时，下降沿来时， J=0， K=1，按功能表应有，按功能表应有Q*=0； 所以所以CLK下降沿到达后，从触发下降沿到达后，从触发器按主触发器的状态被器按主触发器的状态被置置1。QQRSCCLKQQQQRSCCLKCLK1 12 2JKFF主主FF从从10101111100保保 持持但但CLK高电平期间出现过高电平期间出现过J=K=1， 且触发器状态为且触发器状态为0，故，故CLK下降沿到下降沿到来之前来之前主触发器被置主触发器被置1。Q=0时，主触发

37、器只能接受时，主触发器只能接受置置1信号，信号，Q=1时，主触发器只能接受时，主触发器只能接受置置0信号。信号。其结果是在其结果是在CLK=1期间，主触发器只期间，主触发器只有可能翻转一次，一旦翻转了就不会有可能翻转一次，一旦翻转了就不会翻回原来的状态。即一次变化现象。翻回原来的状态。即一次变化现象。65习习 题题题题5.1，题，题5.5，题，题5.9，题，题5.10665.5 边沿触发的触发器边沿触发的触发器为了免除为了免除CLK=1期间输入信号电平不许改变的限制，期间输入信号电平不许改变的限制，可采用可采用边沿触发器边沿触发器。其特点是：触发器只在。其特点是：触发器只在时钟跳转时时钟跳转时

38、触发，触发，而在而在CLK=1或或CLK=0期间，输入端的任何变化都不影响输期间，输入端的任何变化都不影响输出。出。 目前已用于数字集成电路产品中的边沿触发器电路主要有：目前已用于数字集成电路产品中的边沿触发器电路主要有：用两个电平触发用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等。利用门电路传输延迟时间的边沿触发器等。1、用两个电平触发用两个电平触发D触发器构成的边沿触发器触发器构成的边沿触发器 虽然这种电路结构在形式上也是主从结构，但它和前面虽然这种电路结构在形式上也是主从结构，但它和前面讲过的主从触发器

39、具有完全不同的动作特点。讲过的主从触发器具有完全不同的动作特点。一、电路结构和工作原理一、电路结构和工作原理67 当当CP=0、CP=1时，时，TG1导通，导通，TG2截止，截止，D端的输入信端的输入信号送入主触发器中，使号送入主触发器中，使Q1=D。但此时主触发器尚未形成反。但此时主触发器尚未形成反馈连接，不能自行保持，馈连接，不能自行保持，Q1跟随跟随D端的状态变化。同时，由端的状态变化。同时，由于于TG3截止、截止、 TG4导通，从触发器维持原态，而且主从之间导通，从触发器维持原态，而且主从之间被被TG3所切断。所切断。Q1Q168当当CP的上升沿到来时的上升沿到来时，TG1截止，截止，

40、 TG2导通。由于导通。由于G1门的输入电门的输入电容存储效应，容存储效应， G1输入端的电压不会立刻消失，又输入端的电压不会立刻消失，又G1 、G2和和TG2构构成一闭合回路，成一闭合回路，Q1在在TG1切断前的状态被保存下来。同时，由于切断前的状态被保存下来。同时，由于TG3导通、导通、 TG4截止，主触发器的状态通过截止，主触发器的状态通过TG3和和G3门门送到了输送到了输出端，使出端，使Q*=Q1=D（CLK上升沿到达时上升沿到达时D的状态）。的状态）。Q1Q169CLKDQQ*00110101Q00111DC1QQCLKD逻辑符号：逻辑符号：特性表特性表边沿边沿D触发器触发器70置置

41、 0维持线维持线置置 1 维持线维持线*2、维持阻塞触发器、维持阻塞触发器 维持阻塞触发器亦有维持阻塞触发器亦有SR、JK、D触发器等，现以触发器等，现以SR触发器触发器为例加以说明。为例加以说明。S&G5R&G6CLKQQ&G1G2G3G4SR010110若若CLK=1时时1, 0RS0, 1RS出现输入禁止状态出现输入禁止状态置置 0阻塞线阻塞线置置 1阻塞线阻塞线1, 1RS171置置 0维持线维持线置置 1 维持线维持线&G5D&G6CLKQQ&G1G2G3G4SR01置置 0阻塞线阻塞线D触发器触发器置置 1阻塞线阻塞线72&G5D&G6CLKQQ&G1G2G3G4SR0111DDD

42、DDDDD当当 CLK 从从 0 变为变为 1 以后，输出以后，输出Q才有相应的值才有相应的值 !称其为称其为“上升沿翻转上升沿翻转 ” !工作原理：工作原理：73&G5D&G6CLKQQ&G1G2G3G4SR1在在CLK = 1期间，期间，D发生不应有的变化，又会怎么样发生不应有的变化，又会怎么样?假设初态假设初态Q=0:1001置置 0维持线维持线置置 1阻塞线阻塞线0174&G5D&G6CLKQQ&G1G2G3G4SR1在在CLK = 1期间，期间，D发生不应有的变化，又会怎么样发生不应有的变化，又会怎么样?假设初态假设初态Q=1:0110置置 0阻塞线阻塞线置置 1维持线维持线1011

43、综上所述：综上所述：CLK = 1期间，期间，D发生不应有的变化，不影响输出发生不应有的变化，不影响输出Q。75&G5D&G6CLKQQ&G1G2G3G4SR11再看看再看看CLK 回到回到 0 以后的情况如何：以后的情况如何：01输出端保持变化后的新状态输出端保持变化后的新状态 维持阻塞型维持阻塞型D触触发器是在发器是在CLK正跳沿正跳沿前前接受输入信号，接受输入信号，正跳正跳沿时沿时触发翻转，触发翻转，正跳沿正跳沿后后输入即被封锁，三步输入即被封锁，三步都是在正跳沿前后完成，都是在正跳沿前后完成，所以有所以有边沿触发器边沿触发器之称。之称。76a. 特性表特性表1DC1C1QQ维持阻塞型维

44、持阻塞型D边沿触发器边沿触发器上升沿翻转上升沿翻转下降沿翻转下降沿翻转上升沿触发上升沿触发下降沿触发下降沿触发b. 特性方程特性方程Q * = Dc. 逻辑符号逻辑符号1DC1C1QQ77图图5.5.5 带有异步置位、复位端和多输入带有异步置位、复位端和多输入 端的端的维持阻塞维持阻塞D触发器触发器78集成的集成的 边沿边沿 D触发器触发器 简介简介:双双D型正边沿触发器型正边沿触发器7474 (带预置和清除端带预置和清除端)六六D型触发器型触发器74174 单路输出单路输出 共直接清除共直接清除四四D型触发器型触发器74175 互补输出互补输出 共直接清除共直接清除79*3、利用门电路传输延

45、迟时间的边沿触发器、利用门电路传输延迟时间的边沿触发器与或非门与或非门G1和和G2组组成基本成基本RS触发器，触发器，G3和和G4为输入控制为输入控制门，且门，且G3、G4的传的传输延迟时间大于基输延迟时间大于基本本RS触发器的翻转触发器的翻转时间。时间。 门门B、B 、G3和和G4同时被同时被CP的低电平封锁。而由于的低电平封锁。而由于G3、 G4的输出的输出P、P两端为高电平，门两端为高电平，门A、A是打开的，故触发器的是打开的，故触发器的状态通过状态通过A、A得以得以保持保持；1) CP=0时时:10011保保持持设触发器的初始状态为设触发器的初始状态为Q=0、Q=1。802）CP变为高

46、变为高电平以后：电平以后：1门门B、B首先解除封首先解除封锁锁，结果是使，结果是使B的输的输出由出由0变变1，基本，基本RS触发器通过触发器通过B、B保保持持原态；原态；10保保持持分析：假设此时输入分析：假设此时输入J=1、K=0，则经过门，则经过门G3、 G4的的传输延迟时传输延迟时间后间后P=0、P =1，结果是使，结果是使A的输出端由的输出端由1变变0，但它晚于，但它晚于B的输的输出由出由0变变1，这样保证了触发器，这样保证了触发器Q端为端为0不变。另外只要不变。另外只要Q端为端为0不不变，因为它接在与门变，因为它接在与门A 、B的输入端，所以的输入端，所以Q=1亦不会变。这亦不会变。

47、这就说明了就说明了CP变为高电平时触发器的状态不随输入改变。变为高电平时触发器的状态不随输入改变。011001813）CP下降沿下降沿到达时：到达时：1门门B、B的输出的输出立即立即变为变为0。100由于由于G3的传输延迟时的传输延迟时间较长间较长，使得，使得P由由0变变1来得比来得比B的的1变变0晚晚，结果使得结果使得Q由由0变变1。0010010114) CP下降沿后下降沿后: 由于基本由于基本RS触发器的状态翻转完毕，并已自锁，即使触发器的状态翻转完毕，并已自锁，即使在在G3、 G4的传输延迟后的传输延迟后P和和P都变为高电平，触发器状态也都变为高电平，触发器状态也不会变化。也就是说该触

48、发器是真正的边沿触发器。不会变化。也就是说该触发器是真正的边沿触发器。82逻辑符号：逻辑符号：CPJ KQQ* 0 00 01 01 00 10 11 11 101010101Q011100101J1KC1QQJCLKKQ10Q表表5.5.2 特性表特性表83集成的集成的 边沿边沿 JK 触发器触发器 简介简介:与门输入与门输入 JK 正边沿触发器正边沿触发器7470 (带预置带预置和清除端和清除端)与或门输入与或门输入 JK 负边沿触发器负边沿触发器74101 (带带预置端预置端)与门输入与门输入 JK 负边沿触发器负边沿触发器74102 (带预带预置和清除端置和清除端)双双 JK 负边沿触

49、发器负边沿触发器74103 (带清除端带清除端)双双 JK 负边沿触发器负边沿触发器74106 (带预置和清除带预置和清除端端)双双 JK 负边沿触发器负边沿触发器74108 (带预置端、共清带预置端、共清除端及共时钟端除端及共时钟端)84二、边沿触发方式的动作特点二、边沿触发方式的动作特点 触发器的次态仅取决于时钟信号的触发器的次态仅取决于时钟信号的上升沿或下降沿上升沿或下降沿到到达时输入的逻辑状态，而之前之后输入信号的变化对触发达时输入的逻辑状态，而之前之后输入信号的变化对触发器的状态没有影响。器的状态没有影响。例例1 逻辑电路和输入信号如图所示，画出触发器逻辑电路和输入信号如图所示，画出

50、触发器Q端的波形。端的波形。触发器的初态为触发器的初态为0。DCLKC11DQQCLKDQ85例例2、 D触发器触发器应用举例应用举例-四路优先判决电路。四路优先判决电路。发光二极管发光二极管Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1kHZ+5V74LS17574175：四：四D型触发器，互补输出，共直接清除型触发器，互补输出，共直接清除题题5.2886Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1kHZ+5V74LS175000011111四个发光四个发光二极管均二极管均不亮不亮 !等待有人等待有人启动按钮启动按钮赛前先清零赛前先清零87Q3Q4Q2Q1Q4Q3Q1Q

51、2D1D2D3D4CLR1kHZ+5V74LS1751001 2 号选手号选手抢答成功抢答成功 时钟的频时钟的频率率越高越高，区，区分选手按键分选手按键先后的分辨先后的分辨率就率就越高越高。这时其它按钮被这时其它按钮被按下也没反应。按下也没反应。88 5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.6.1 触发器按逻辑功能的分类触发器按逻辑功能的分类 按照逻辑功能的不同特点按照逻辑功能的不同特点，通常将通常将时钟触发器时钟触发器分为分为SR触发器、触发器、JK触发器、触发器、T触发器、触发器、D触发器等几种类型。触发器等几种类型。一、一、SR触发器触发器 凡在时钟作用下逻辑

52、功能符合下凡在时钟作用下逻辑功能符合下列特性表规定的逻辑功能者，都叫列特性表规定的逻辑功能者，都叫SR触发器。触发器。S RQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1不定不定 表中已默认时钟信号存在。表中已默认时钟信号存在。表表5.6.1 SR触发器的触发器的特性表特性表89 SR触发器的触发器的特性方程特性方程：Q RS 00 01 11 10010 1 X 01 1 X 0Q*SR触发器的触发器的状态转换图状态转换图：0*RSQRSQ（约束条件约束条件）QRS010110X00X90二、二、JK触发器触发器 凡在时钟作用下

53、逻辑功能符合下列特性表规定的逻辑功凡在时钟作用下逻辑功能符合下列特性表规定的逻辑功能者，都叫能者，都叫JK触发器。触发器。J KQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0JK触发器的触发器的特性方程特性方程： Q*= JQ+ KQQ JK 00 01 11 100100011011Q*JK触发器的触发器的状态转换图状态转换图:表表5.6.2 JK触发器的触发器的特性表特性表QJK0110、1101、110XX091三、三、T 触发器触发器 在某些应用场合下，需要这样一种逻辑功能的触发器，在某些应用场合下，需要这样一种逻

54、辑功能的触发器，当控制信号当控制信号T=1时，每来一个时，每来一个CLK脉冲其状态翻转一次脉冲其状态翻转一次；而；而当当T=0时，不管有无时，不管有无CLK脉冲，触发器状态保持不变脉冲，触发器状态保持不变。具备。具备这种逻辑功能的触发器叫做这种逻辑功能的触发器叫做T触发器。触发器。T 触发器触发器特性表特性表： T Q Q* 0 0 1 1 0 1 0 1 0 1 1 001T=1T=1T=0T=0Q*= Q Q*= QT 触发器触发器状态转换图状态转换图:92T 0 1 QQ*QT 触发器触发器特性表特性表:T触发器的触发器的逻辑符号逻辑符号: :QTQTQ*T T触发器的触发器的特性方程特

55、性方程：C1QQ1K1JTCLK C1QQT1TCLK当当T接固定高电平时，接固定高电平时， Q*= Q有时也把这种接法的触发器有时也把这种接法的触发器叫做叫做T触发器触发器。93四、四、D 触发器触发器 凡在时钟信号作用下逻辑功能符合下表特性所规定的逻辑凡在时钟信号作用下逻辑功能符合下表特性所规定的逻辑功能者，叫做功能者，叫做D触发器。触发器。DQQ*001101010011D触发器的触发器的特性方程特性方程： Q*=D表表5.6.4 D触发器的触发器的特性表特性表D触发器的触发器的状态转换图：状态转换图：QD011001945.6.2 触发器的电路结构和逻辑功触发器的电路结构和逻辑功能、触

56、发方式的关系能、触发方式的关系 触发器的逻辑功能：触发器的逻辑功能：是指触发器的次态和现态及输入是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。信号之间在稳态下的逻辑关系。 同一逻辑功能的触发器可以用不同的电路结构实现；同一逻辑功能的触发器可以用不同的电路结构实现； 同一种电路结构形式可以接成不同逻辑功能的触发器。同一种电路结构形式可以接成不同逻辑功能的触发器。 触发器的电路结构形式和逻辑功能是两个不同的概念，触发器的电路结构形式和逻辑功能是两个不同的概念，二者没有固定的对应关系。二者没有固定的对应关系。一、电路结构和逻辑功能一、电路结构和逻辑功能二、电路结构和触发方式二、电路结构和触

57、发方式 电路的触发方式由电路的结构形式决定，因此，电路电路的触发方式由电路的结构形式决定，因此，电路结构形式与触发方式之间有固定的对应关系。结构形式与触发方式之间有固定的对应关系。95例如：例如：JK触发器触发器1. 当当J=0、K=0时，具有保持功能；时，具有保持功能；2. 当当J=1、K=1时，具有翻转功能；时，具有翻转功能；3. 当当J=0、K=1时，具有复位功能；时，具有复位功能；4. 当当J=1、K=0时，具有置位功能。时，具有置位功能。因此，因此，JK触发器的逻辑功能最强触发器的逻辑功能最强， JK触发器可触发器可以转换成其他多种触发器。以转换成其他多种触发器。触发器逻辑功能的相互

58、转换触发器逻辑功能的相互转换96一、一、JK触发器转换成触发器转换成D触发器触发器C1QQ1K1JCLKD1QJQKQ*K= DJ=DQ * = D97二、二、JK触发器转换成触发器转换成T触发器触发器C1C1QQ1K1JTCLKQJQK*QJ=K=TQTQT*Q98三、三、D触发器转换成触发器转换成T触发器触发器C1C1QQ1DCLKQ * = DD=QQ*Q 99*5.7 触发器的动态特性触发器的动态特性 为了保证触发器能正常、可靠地工作，有必为了保证触发器能正常、可靠地工作，有必要分析它们的要分析它们的动态翻转动态翻转过程，即过程，即输入信号输入信号和和时钟时钟信号信号的作用时间以及它们

59、在时间上的相互配合应的作用时间以及它们在时间上的相互配合应满足一定的要求。满足一定的要求。 这些要求表现在对这些要求表现在对建立时间、保持时间、时钟建立时间、保持时间、时钟信号的宽度和最高工作频率信号的宽度和最高工作频率的限制上。的限制上。1005.7.1 SR锁存器的动态特性锁存器的动态特性一、输入信号宽度一、输入信号宽度tPLH=tpd设所有门电路的平均传输延迟时间相等，用设所有门电路的平均传输延迟时间相等，用tpd表示。表示。pd2ttRSWDD必须大于的宽度和二、传输延迟时间二、传输延迟时间 从输入信号到达起，从输入信号到达起，到输出端新状态稳定地建到输出端新状态稳定地建立起来为止，所

60、经过的时立起来为止，所经过的时间为间为SR锁存器锁存器的传输延的传输延迟时间。迟时间。tPHL=2tpd图图5.7.1 SR锁存器的电路与动态波形锁存器的电路与动态波形1015.7.2 电平触发电平触发SR触发器的动态特性触发器的动态特性一、输入信号宽度一、输入信号宽度要求要求S（或（或R）和）和CP同时为高电平的时间同时为高电平的时间应满足：应满足： tw（SCP）2tpd图图5.7.2同步同步RS触发器的电路和动态波形触发器的电路和动态波形pd2tRSDD的宽度必须大于和CPRRCPSSDD,二、传输延迟时间二、传输延迟时间tPLH=2tpd 、tPHL=3tpd 1025.7.3 主从触