verilog的串口发送程序例程

1、includeuarttx.vmodulelicheng(clk,rst_n,rs232_tx);inputclk;/inputrst_n;/时钟信号50M复位信号，低有效数据输出信号数据发送波特率控制模块outputrs232_tx;/wireclk_bps1;speed_select_txspeed_tx(/.clk(clk),.rst_n(rst_n),.clk_bps(clk_bps1);uart_txuart_tx(.clk(clk),.rst_n(rst_n),.clk_bps(clk_bps1),.rs232_tx(rs232_tx);endmodule/波特率产生模块波特率设定

2、时钟复位信号modulespeed_select_tx(clk,rst_n,clk_bps);/inputclk;/50Minputrst_n;/outputclk_bps;/接收数据中间采样点分频计数器波特率时钟寄存器reg12:0cnt;/regclk_bps_r;/always(posedgeclkornegedgerst_n)if(!rst_n)cnt=13d0;elseif(cnt=5207)cnt=13d0;elsecnt=cnt+1b1;/波特率时钟启动always(posedgeclkornegedgerst_n)beginif(!rst_n)clk_bps_r=1b0;els

3、eif(cnt=2603)/当波特率计数到一半时，进行采样存储clk_bps_r=1b1;elseclk_bps_r=1b0;endassignclk_bps=clk_bps_r;/将采样数据输出给uart_tx模块endmodulelllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllllll/moduleuart_tx(clk,rst_n,clk_bps,rs232_tx);inputclk;inputrst_n;inputclk_bps;ll中间采样点outputrs232_tx;ll发送数据

4、信号reg7:0rx_data;regtx_en;ll发送信号使能，高有效reg3:0num;initialbeginrx_data=8b11111111;endalways(posedgeclkornegedgerst_n)begin2欢la下载if(!rst_n)begintx_en=1b0;/num=0;endelsebeginif(num=4d11)begintx_en=1b0;endelsebegintx_en=1b1;endendendregrs232_tx_r;always(posedgeclkornegedgerst_n)beginif(!rst_n)beginnum=4d0;

5、rs232_tx_r=1b1;endelsebeginif(tx_en)beginif(clk_bps)beginnum=num+1b1;case(num)起始位数据位开始数据结束位,1位4d0:rs232_tx_r=1b0;/4d1:rs232_tx_r=rx_data0;/4d2:rs232_tx_r=rx_data1;4d3:rs232_tx_r=rx_data2;4d4:rs232_tx_r=rx_data3;4d5:rs232_tx_r=rx_data4;4d6:rs232_tx_r=rx_data5;4d7:rs232_tx_r=rx_data6;4d8:rs232_tx_r=rx_data7;4d9:rs232_tx_r=1b1;/default:rs232_tx_r=1b1;endcaseendendelsenum=4d0;/发送完成，复位endendass