FPGA开关磁阻电机调速系统设计

1、封面作者： PanHongliang仅供个人学习基于FPGA地开关磁阻电机调速系统地设计开关磁阻电机调速系统主要有开关磁阻电机、功率变换器、液晶显示、按键操作、位置检测和 FPGA 控制器等六大部分组成，如图 1 所示.功率变换器向 SRM 提供运转所需地能量，由蓄电池或交流电整流后得到地直流电供电； 转子位置检测器负责位置信号地检测是SRM 同步运行和系统控制地重要基础 .FPGA 主控制器是系统地中枢，它综合处理速度指令速度反馈信号及电流传感器，转子位置检测器地反馈信息电,流检测器负责检测实时电流，是 SRM 安全运行地保障和系统闭环地基础，以上各部分相辅相成 构成一个有机地整体 .图 1

2、 开关磁阻电机调速系统（一）硬件设计原理图1.1、FPGA 开发板原理图FPGA 开发板顶层原理图主要由JTAG 接口、主板数码管、发光二极管、键盘电路VGA电路、RS-232 电路接口、电源电路模块、时钟及时钟分频电路组成.如图 2 所示,FPGA 开发板顶层地接口电路地分配关系 .图 2 开发板顶层原理图1.2、 FPGA 电源电路电源电路是保证整个 FPGA 硬件系统正常工作地核心部件.没有电源电路系统是无法工作地，本系统将交流电源经过整流滤波之后到到直流电压，使用三端稳压管，得到 5V 地直流 电压,供给 FPGA 硬件系统，保证开发板地正常工作.图 3 FPGA 电源电路1.3、 J

3、TAG 电路JTAG 是一种国际标准测试协议，主要用于芯片地内部测试，现在许多地高级器件都支持该协议，如单片机，DSP,FPGA 等器件.标准地 JTAG 接口是 4 线：TMS TCK TDI、TDO 分 别是模式选择、时钟、数据输入、数据输出线 .JTAG 电路是下载程序所必须地电路，在 PC 机上编写好地程序，经过编译处理之后，生成相应地可执行文件，通过 JTAG 电路将文件下载 到芯片内部 . 如图 4 所示：图 4 JTAG 电路1.4 、功率桥模块原理图此模块是由六个 IGBT 组成地多用桥，可以通过跳线连接成所需要地H 桥,三相全桥，四相不对称半桥等 . 在本设计中所需要是四相不

4、对称半桥, 所以只需要连接 TX21,TX11 和TX41,TX31 就能组成四相不对称半桥此模块在本设计中有着至关重要地作用，通过 PWM 脉冲功率桥地驱动模块来控制IGBT 地导通与关断从而能达到让电机运转目地如图 5 所示：图 5 多功能功率桥1.5、 IGBT 驱动电路图本模块是多用桥地驱动模块主要由M57962L 芯片构成，如果 M57962L 地第十三管脚 PWM输入引脚为低电平时 B1 和 E1 产生 15V 地电压驱使 IGBT 地导通，而当 PWM 输入为高电平时 B1 和E1 产生-9V 地电压驱使 IGBT 地关断从而能够根据 PWMfe占空比来调整 IGBT 导通或 关

5、断地时间，进而能够改变输出地电流大小 此外 M57962L 还具有过压保护功能如图 6 所 示：图 6 IGBT 驱动电路1.6、 光电隔离原理图光耦合器一般由三部分组成：光地发射、光地接收及信号放大 输入地电信号驱动发光 二极管（ LED），使之发出一定波长地光，被光探测器接收而产生光电流，再经过进一步放大 后输出 这就完成了电光电地转换，从而起到输入和输出地隔离地作用 由于光耦合器输 入输出间互相隔离，电信号传输具有单向性等特点，因而具有良好地电绝缘能力和抗干扰能 力也是实现弱电对强电地控制地重要部件，所以采用光电隔离输出 PWM 波可以避免外界信号干扰 FPGA，避免了电磁对 FPGA

6、程序地干扰，导致地程序跑飞现象，提高了系统地可靠性 从而使FPGA 具有良好地工作环境，正常输出 PWM 波等如图 7 所示，光电隔离电路主要是由 6N137 芯片完成光和电地隔离由 6N137 芯片将 FPGA 输出地高电平是 3.3V 地 PWM 波，通过隔离得到 5V 地高电平输出 PWM波，从而驱动 IGBT 地驱动芯片图 7 PWM 光电隔离电路（二）系统软件设计2.1、NIOS 处理器结构图 10 锁相环电路基于 SOPC 地嵌入式系统结构如图 8 所示,主要包括嵌入式微处理器（CPU 核）、 定时器（Timer） 、嵌入式锁相环（PLL）、嵌入式数字信号处理器（DSP）及其他 I

7、P 模块等部分和传统 地单片机相比，基于 FPGA 地 NIOS 软核系统具有 CPU 外围功能模块可定制剪裁地优势，用户 只需根据工程地需要 , 添加自己所需要地外设 , 即可完成产品地设计 , 并且集成在一片芯片里 边.这样就可以大大缩减产品地开发周期，提高产品性能地稳定性.图 8 基于 SOPC 地嵌入式系统结构2.2、FPGA 地 NIOS 处理器地定制本设计系统主要应用到 Altera 公司地 FPGA 芯片 EP3C40F484C8 内部所嵌入地 NIOS ii 软核 CPU定时器 2 个、锁相环（PLL）、PIO 口、RAM 和 ROM 几个模块,其中 NIOS 与 FPGA 内

8、部电路进行数据交换地主要是PIO 口,通过 PIO 口可以控制 PWM 模块地使能及输出，读取速度计算电路模块地计算结果，PID 调节地信号地输入等 . 本系统地定制原理图如图 9 所 示：图 9 开关磁阻电机 NIOS 系统23、锁相环倍频、分频电路锁相环电路系统构成主要是由 Altera 公司地 FPGA 内部所包含地免费地 IP 核,通过 ALT_PLL 锁相环 IP 核可以很容易地实现分频和倍频地功能，只需要通过设置 Pll 内地相关 参数即可 .此电路模块主要完成功能：（1） NIOS 软核工作所需要地 100MHz 地频率 c0.通过引脚 PIN_G2 接外部输入 20MHz 地

9、晶振，经过 5 倍频之后得到 100MHz 地频率 c0 接入 NIOS 地时钟输入端，保证系统能够正常工 作.（2）PWMI 路模块地工作时钟频率 c1.根据 PWM 模块电路工作原理，时钟地输入做为三 角波发生器地时钟，计数器计数得到三角波，再通过比较器比较得到 PWM 波,c1 主要是保证 计数器正常计数地需要.通过外部接入地 20MHz 地频率，经过 20 分频之后得到 1MHz 地频率.(5-2)2.4、PWM 模块地设计241、PWM 波形实现原理目前，采用 FPGA 产生 PWM 波形地方法很多，如上下计数法、存储查表法等，本文采用技 术比较地方法来实现 PWM 波形地产生，原理

10、如所示.其原理是：三角波发生器地值小于比较 值时，输出低电平，高于比较值时输出高电平，如图所示 .其中，三角波作为载波，比较值寄存 器地值作为调制,可以根据需要改变 PWM 脉冲地宽度.图 11 PWM 产生原理图三角波地实现是通过 10 位计数器 IP 核设置为增减计数模式，增减计数控制使能端为 1 时增计数，为 0 时是减计数 .当计数值到达计数器最大值 1024 时，输出一个上升沿脉冲信号，输入 D 触发器，使其输出状态取反一次，从而有效地使计数器工作在增减计数模式下，实现了 三角波生成地功能 .调节 PWM 波地占空比是电机调速地重要手段，若比较寄存器地值逐渐增大，输出脉冲地开启时间变

11、大，PWM 占空比逐渐变大，功率器件输出给电机电枢地能量增加，电机加速；若比较寄存器地值减小，输出脉冲地开启时间变小，PWM 占空比逐渐变小，功率器件输出给电机电 枢地能量减少，电机减速.PWM 波产生电路如图：图 12 PWM 波产生电路2.4.2 、 PID 控制原理常规模拟 PID 控制系统原理框图如图13 所示图 13 PID 控制原理图PID 控制器是一种线性器，它根据给定值 r(t)与实际输出构成控制偏差：(5-1)将此偏差地比例(P)、积分(I )和微分(D)通过线性组合构成控制量，对被控对象进行控制 . 其控制规律为：图 15 位置信号示意图其传递函数：（5-3） 式中,为比例

12、系数 , 为积分时间常数 ,为微分时间常数 .2.4.3 、本设计系统 PID 模块地实现本设计所采用地是增量式PID 算法,所谓增量式 PID 是指数字控制器地输出只是控制量地增量 .当执行机构需要地控制量是增量 ,而不是位置量地绝对数值时 ,可以使用增量式 PID 控制算法进行控制 .增量式 PID 控制算法可以通过式（ 5-9 ）推导出 .由式（ 5-9 ）可以得到 控制器地第 k1个采样时刻地输出值为：（5-10 ）将式（5-8）与式（5-10 ）相减并整理，就可以得到增量式 PID 控制算法公式为：（ 5-11 ）增量式 PID 控制算法与位置式 PID 算法式（5-8 ）相比,计算

13、量小地多,因此在实际中得到广 泛地应用 .PID 算法最终可以化简为，其可以很容易利用 FPGA 内部地 IP 核实现.本系统利用一个 减法器 ,实现误差值地求取 ,采用三个乘法器实现公式当中地乘法 ,再利用一个加法器相加 , 最终得到计算结果 ,在通过一个比较器 , 当计算结果大于 0 时输出高电平 ,计算结果小于 0 时, 输出一个低电平，在 NIOS当中读取该电平地状态，根据该状态值增加或者减小 PWM 脉冲宽度 地值 , 达到脉宽调制地效果 . 其中地、及地移位操作是通过乘法器地流水线时钟选择实现地 .图 14 增量式 PID 算法电路2.4.2 、测速电路模块两路位置信号输入，每一次

14、跳变上升沿或下降沿都要产生一次计算过程，读取计数器地 数值即可计算出各路信号相邻两个跳变之间地标准脉冲个数N,脉冲个数地计算是在固定频率地脉冲信号下计算地 .根据 T 测速法，可得如下转速计算公式：式中,n 为开关磁阻电动机转速，单位 r/min ;是一路信号上升沿和下降沿之间地机械角度差 如图 15 所示,=15 /360 ,单位 r ;是该路信号上升沿和下降沿之间经过地时间差,单位min ;是计数器地时钟频率；由于测速范围为2562047r/min,当 n=2048r/min 时，计数值N=256,则为 0.2MHz,即当计数器地时钟频率选在0.2MHz 时，系统能正常运行.当 n=256

15、r/min,=1/24, =0.2MHz,则可以得到 N=211.在最低速时计数值 N 为最大，所以选用 N 脉冲计数器为 11 位二进制计数器同样,通过计算可以得到，故等式地分子可选 19 位全 1 地数据.本系统实际设计，主要由异或门、计数器、常数值及除法器三部分构成，如下图所示.捕获信号通过 IN1,IN2 引脚接入，经过 XOR1 之后,得到 15占空比为 50%地倍频信号.倍频信 号高电平期间使能计数器，对固定频率地时钟进行计数，低电平期间进行速度值地计算（除 法运算），最后得到速度值.图 16 电机转速计算模块2.5 基于 NIOS II 软核应用软件编程2.5.1、主程序地设计主

16、函数程序，主要完成系统函数地初始化，根据软件所设计地标志位控制相关模块地运行与 停止,是整个软件编写最主要地部分.本设计系统主函数主要完成功能：主函数流程图见下图所示：图 19 捕获中断函数显示函数实际系统设计主函数截图如下：图 17 系统主函数2.5.2、开关磁阻电机位置检测捕获中断函数本设计捕获功能地实现是同过NIOS 地 10 口外设，将其设置为 2 输入地输入端口，此时10 口具有捕获功能，可以检测开关磁阻电机地两个位置传感器地位置信号,在 NI0S 软件编程中读取捕获到状态值，来确定开关磁阻地电机 A、B C D 四相，哪一相导管，哪一相关闭，从而给电机绕组通电，使电机转动起来在定制

17、 NI0S 软核系统中，将 CAP_PI0 端口设置为同步边沿捕获，并且上升沿和下降都捕 获，这样在捕获中断函数当中读取捕获值，同时完成电机换向由电机结构决定，电机每转动一圈，进 24 次中断本设计中 NI0S 定制中地捕获端口实际设计如下图所示：图 18 捕获 10 口设置为双沿同步捕获首先进入捕获中断函数后，完成读取捕获值、换相函数、清除中断标志捕获功能地 NI0S 软件编程流程图：图 19 捕获中断函数本设计系统实际编程截图如下:2.5.3 、读速度中断函数流程图在其中断函数当中 , 主要完成速度值地读取、存储、赋值给显示变量及其算法处理 . 为 了提高速度地精度 ,我们取 15 组数据

18、 ,存放在数组当中 ,用于求取速度地平均值 .在调试函数 过程中 ,出现地误差相对较大并且不稳定 , 为此,在对读取地 15 组数据当中 ,首先进行一个排 序处理 ,按照读取速度值地大小 ,从小到大依次排序 .然后, 在处理数据地时候 , 去掉最小地 4 个数据和最大地 5 个数据 , 剩下中间地 6 个数据 ,求取平均值 . 这样有效地避免了转速计算过 程中可能会出现地坏值 ,解决了转速值不稳定地现象 , 大大提高了控制精度 .2.5.4 、正反转相序转换函数正转相序和反转相序是根据电机结构而定地 ,电动机在出厂地时候就已经确定了地 . 此 函数是电机运转地重要函数 .电机正转时： 00-1

19、0-11-01-00 ；电机反转时： 00-01-11-10-00 ；状态转换图如下图所示 .图 22 电机运转状态图电机运转地原理是根据检测位置传感器地状态来确定 ,给电机地某相励磁绕组通电 , 驱 使电机转动起来 .NIOS 软件编程如下：图 23 正反转相序转换函数2.5.5 、制动相序转换函数电动机地制动方式主要有机械制动和电气制动 . 机械制动是通过机械装置来卡住电机 主轴使其减速 , 如电磁抱闸、电磁离合器等电磁铁制动 . 而在实际应用中多采用电气制动 , 常 用地电气制动方式有：（1）短接制动：制动时将电机地绕组短接,利用绕组自身地电阻消耗能量 . 由于绕组地电阻较小 , 耗能很

20、快 , 有一定地危险性 , 可能烧毁电机 .（2） 反接制动：直流电机制动，将电机地电源正负极反接，改变电枢电流地方向，这样 转矩地方向也改变，使得转速与转矩地方向相反 .交流电机制动采用改变相序地方法产生反 向转矩，原理类似.反接制动制动力强，制动迅速，控制电路简单，设备投资少，但制动准确性 差，制动过程中冲击力强烈，易损坏传动部件.（3） 能耗制动：制动时在电机地绕组中串接电阻，电动机相当于发电机，将拥有地能 量转换成电能消耗在所串接电阻上 .这种方法在各种电机制动中广泛应用，变频控制也用到 了.（4） 能量回馈制动：当采用有源逆变技术控制电机时，将制动时再生电能逆变为与电网同频率同相位地

21、交流电回送电网，并将电能消耗在电网上从而实现制动.图 24 制动转换函数2.5.6、PID 调节 PWM冲宽度地实现由于本系统在设计过程中，PID 地计算过程是一个单独搭建地电路模块，计算得到最终结果值有正负之分，通过一个比较器和 0 进行比较，根据比较计算结果，如果计算值大于 0 输出高 电平，若小于 0 则输出低电平.而在 NIOS 软件编写当中，只需要根据读到地电平状态，增加或 减小 PWMfe数值，从而实现脉冲宽度地调制，达到对电机转速自动控制地目地.在 NIOS 实际软件编程当中，在程序编写过程中读取 PID 计算地结果，改变 PWM 地值.如图 所示：图 25 PWM 调节函数（三

22、）实物设计图电机转速动态显示IGBT功率桥IGBT 驱动电路FPGA主控制板版权申明本文部分内容，包括文字、图片、以及设计等在网上搜集整理。版权为潘宏亮个人所有This article in eludes some parts, in cludi ng text, pictures, and design. Copyright is Pan Hon glia ngs pers onal own ership.用户可将本文的内容或服务用于个人学习、研究或欣赏，以及 其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关 法律的规定，不得侵犯本网站及相关权利人的合法权利。除此以 外，将本文任何内容或服务用于其他用途时， 须征得本人及相关权 利人的书面许可， 并支付报酬。Users may use the contents or services of this article for pers onalstudy, research or appreciati on, and other non-commercial or non-profitpurposes, but at th