清华模电数电第28讲组合逻辑电路设计方法、编码器ppt课件

1、组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图)(AFY ）aa(afy)aa(afy)aa(afynmmnn21212221111、 组合逻辑电路的分析组合逻辑电路的分析知组合逻辑电路知组合逻辑电路写输出逻辑表达式写输出逻辑表达式化简化简分析其功能分析其功能填真值表填真值表分析其功能分析其功能1分析方法：分析方法：2、举例：试分析如下电路图的逻辑功能。、举例：试分析如下电路图的逻辑功能。 逻辑函数表达式：逻辑函数表达式：解：解：DBADCDBADC)()(Y2)()()(Y1ADCBDCCBDADCBDCCBD)()(Y0BDCDBDCD逻辑真值表：逻

2、辑真值表：结论：结论：当当DCBADCBA表示的二进制数小于或等表示的二进制数小于或等于于5 5时时YoYo为为1 1，这个二进制数大于，这个二进制数大于5 5且小于且小于1111时时Y1Y1为为1 1，当这个二进制，当这个二进制数大于或等于数大于或等于1111时时Y2Y2为为1 1。 因此，这个逻辑电路可以用来因此，这个逻辑电路可以用来判别输入的判别输入的4 4位二进制数数值的范位二进制数数值的范围。围。 工程上的最正确设计，通常需求用多个目的去衡量，主要工程上的最正确设计，通常需求用多个目的去衡量，主要考考 虑的问题有以下几个方面：虑的问题有以下几个方面： 所用的逻辑器件数目最少，器件的种

3、类最少，且器件之间所用的逻辑器件数目最少，器件的种类最少，且器件之间 的连线最少。这样的电路称的连线最少。这样的电路称“最小化电路。最小化电路。 满足速度要求，应使级数最少，以减少门电路的延迟。满足速度要求，应使级数最少，以减少门电路的延迟。 功耗小，任务稳定可靠。功耗小，任务稳定可靠。 所谓组合逻辑电路设计，就是根据给出的实践逻辑问所谓组合逻辑电路设计，就是根据给出的实践逻辑问题，求出实现这一逻辑功能的最正确逻辑电路。题，求出实现这一逻辑功能的最正确逻辑电路。2 2、组合逻辑电路的设计、组合逻辑电路的设计前往前往前往前往假设信号灯假设信号灯出现缺点，出现缺点，Z为为1RAGZRAGRAGGR

4、AAGRGARZAGRGRAGARZ012345670123456701234567012345672IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY753107632176542IIIIYIIIIYIIIIY45675676772IIIIIIIIIIY45672IIIIYBABAA低电平)()()(SIIIIIIIIIIYSIIIIIIIIYSIIIIY6421643567054234567145672)(45672IIIIY选通讯号)(SIIIIY45672)()()(SIIIIIIIISSIIIIIIIIYSIIIIIIIIYEXS012345670123456701234567为0时，电路任务无编码输入为0时，电路任务有编码输入76543210IIIIIIIIS012YYYEXSYYEXSYY15A0EXY815AA19 II9I0