第八章存储器与可编程逻辑器件《电子技术》

1、第八章第八章 存储器与可编程逻辑器件存储器与可编程逻辑器件 在本章中，我们将讨论半导体存储器和可编程逻辑器件的原理、结构及应用。在半导体存储器中我们将介绍随机读写存储器（RAM）、只读存储器（ROM）。在可编程逻辑器件（简称PLD）部分，讨论可编程只读存储器（PROM）、可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）等。半导体存储器和可编程逻辑器件在实际工程中有着广泛的应用。 8.1 随机读写存储器随机读写存储器存储器用以存储一系列二进制数码的逻辑器件。根据使用功能的不同，半导体存储器可分为随机存读写储器（RAMRandom Access Memory）和只读存储器

2、（ROMRead-Only memory）。正是因为有了存储器，计算机才有了对信息的记忆功能。本节将首先讨论半导体随机存取（读写）存储器。RAM既能方便地读出所存数据，又能随时写入新的数据，其缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。一一RAM的结构的结构 RAM由存储矩阵、地址译码器、片选与读写控制电路、输入/输出控制、片选控制等几部分组成。如图6.1。 存储矩阵是RAM的核心，它由排列成矩阵形式的许多存储单元组成，每个存储单元存放一位二进制信息0或1。通常若干位（如m位）构成一个字，每个字具有一个唯一对应的地址。也就是说，一个RAM是由若干个字和位组成的。（如 2 n字m位）。

3、地址译码器用于实现对RAM存储矩阵中字单元的选择，即地址选择。它根据输入的地址代码译出字选择线，使得连接在该条字选择线上的单元（字），通过读/写控制电路与输入/输出端接通，然后对这些单元进行读/写操作。读/写控制。在访问RAM时，对被选中的寄存器，究竟是读还是写，是通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给CPU；如果是写，则CPU将数据经过输入/输出线、数据线存入被选中单元。一般RAM的读/写控制线高电平为读，低电平为写；也有的RAM读/写控制线是分开的，一条为读，另一条为写。 片选控制。由于受RAM的集成度限制，一台计算机的存储器系统往往是由许多

4、片RAM组合而成。CPU访问存储器时，一次只能访问RAM中的某一片（或几片），即存储器中只有一片（或几片）RAM中的一个地址接受CPU访问，与其交换信息 。 当某一片的片选线接入有效电平时，该片被选中。 二二RAM存储元存储元 存储单元是存储器的核心部分。根据存储机理的不同，RAM可分为静态RAM和动态RAM两类；而按所用元件类型又可分为双极型和MOS型两种，因此存储单元电路形式多种多样。 1 1静态静态MOSMOS存储元存储元 图6.2是由六只NMOS管（T1T6）组成的静态MOS存储元。T1与T2构成一个反相器，T3与T4构成另一个反相器，两个反相器的输入与输出交叉连接，构成基本触发器，作

5、为数据存储单元。 T1导通、T3截止为0状态，T3导通、T1截止为1状态。 T5、T6 及T7、T8是门控管，作为电子模拟电子开关使用，由地址选择线Xi和Yj控制其导通或截止。用来控制触发器输出端与数据线及I/O之间的连接状态。Xi、Yj线均为1时，才能对它进行读写操作。 数据读操作数据读操作数据写操作数据写操作2动态动态MOS存储元存储元 静态MOS存储元中管子数目较多，不利于提高集成度。目前使用的RAM一般均为动态RAM。图6.3是单管动态MOS存储单元电路。 动态MOS存储元存储信息的原理，是利用MOS管栅极电容的电荷存储效应。 但由于漏电流的存在，电容上存储的信息不可能长久保持，因而必

6、须定期给栅极电容补充电荷，以避免存储信息的丢失，通常把这种操作称作刷新或再生。写操作：写操作： 当进行写操作时，选择线为高电平，T导通，数据线上的数据通过T被写入电容CS上。 读操作：读操作： 当读操作时，选择线为高电平，T导通，CS通过T向CB充放电，使数据线获得信号电平。若CS上为低电平，则读操作不会影响CS上的数据（电平）。若CS上为高电平，设CS上电压为 UCS ，则读操作时，数据线上的电压为： CSBSSCBUCCCU是破坏性读出。 必须刷新。 三地址译码方法三地址译码方法 存储器按地址译码方式不同，可分为单译码形式和双译码形式。1单译码形式单译码形式 图6.4 单译码形式的存储器结

7、构图中共有164个存储元，可存储16个4位字长的二进制数据。因此该存储器具有16个存储单元，即每个存储单元存放一个字，每个字长4位。 从图中可以看出，该电路每行中的存储元的字线（地址线）均相同，即在每次读/写时选中一个字中的所有各位（图中为4位），并且根据译码原理，每次只有一个字被选中。 数据的读/写操作由“读/写电路”控制，其原理与图6.2中的读/写电路相同。 根据译码原理，16个存储单元（字）需要4位地址码即4条地址线来寻址，而在访问1kB RAM时就需要10条地址线（其字线为1024条！）。因而当存储器容量较大时，采用单译码形式显然是不合适的。 2双译码形式 双译码形式的存储器结构如图6

8、.5所示。图示电路为一个16字1位的存储器。它有x和y两个地址译码器，分别译出x方向的行选择线和y方向的列选择线接到每个存储元。 同一行或同一列中的各存储元具有相同的行或列地址，位于有效的行选择线和列选择线交叉处的存储元被选中，通过读写控制对其进行读写操作。 图6.5 双译码形式的存储器结构 可以看出，采用双译码形式的存储器同样访问16个字时的行选择线和列选择线之和为8，比采用单译码形式的少，并且存储容量越大，其有点将越明显。如在访问1kB RAM时其行选择线和列选择线之和为64条（条），而单译码为1024条。四存储器容量的扩展四存储器容量的扩展 在实际应用中，经常需要大容量的RAM。在单片R

9、AM芯片容量不能满足要求时，就需要进行扩展。通常扩展的方式有位扩展、字扩展及字位同时扩展等三种，这些扩展方式对ROM也同样适用。 1 1位扩展位扩展 在进行位扩展时，只需将每片RAM的地址线、片选信号及读写控制端相互连接，而将其输入/输出端排列成对应的高位或低位即可。图6.6为用8片1024（1K）1位RAM扩展成的10248位RAM系统。图6.6 位扩展 2 2字扩展字扩展 图6.7是用4片1024（1K）8位RAM扩展成的4096（4K）8位RAM的系统。 3 3字位同时扩展字位同时扩展 设需用2K8位存储器扩展为8K16位存储器，扩展时需42=8片 图6.8 字位同时扩展 8.2 只读存

10、储器只读存储器ROM 只读存储器因工作时其内容只能读出而得名，常用于存储数字系统及计算机中不需改写的数据，例如数据转换表及计算机操作系统程序等。ROM(ReadOnly Memory)存储的数据不会因断电而消失，即具有非易失性。 与RAM不同，ROM一般在生产时已写入数据，称掩膜ROM，或称固定ROM，这种ROM在制造时，厂家利用利用掩膜技术直接把数据写入存储器中。 一一ROM的结构的结构ROM的结构框图如图6.9所示，由地址译码器，存储矩阵和输出缓冲器等组成。图6.9 ROM的结构框图 二二ROM的工作原理的工作原理 图6.10（a）为二极管组成的ROM原理图，它有两位地址输入和4位数据输出

11、。地址译码器构成与门阵列产生A1A0组成的4条字线（4个最小项）。 从存储器角度看，A1A0是地址码，D3D2D1D0是数据。表6.1说明：在00地址中存放的数据是0101；01地址中存放的数据是1011，10地址中存放的是0100，11地址中存放的是1110。 ROM的二极管结构虽然原理清晰，但画图复杂，通常可以用ROM的阵列结构示意图（图6.10(b)）来表示。与图6.10(a)相对应，与阵列中的“圆点”表示纵向相与，组成地址译码；或阵列中的“圆点”表示横向相或，产生存储矩阵。三三ROM应用应用1实现组合逻辑函数 从ROM的逻辑结构示意图可知，只读存储器的基本部分是与门阵列和或门阵列，与门

12、阵列实现对输入变量的译码，产生变量的全部最小项，或门阵列完成有关最小项的或运算，因此，利用ROM可以实现任何组合逻辑函数。 解：写出各函数的标准表达式（最小项表达式，按A、B、C、D顺序排列变量）。 【例6-1】试用ROM实现下列函数： 2 2函数发生器函数发生器 数学函数是数字系统中需要经常使用的运算，如果事先把要用到的基本函数变量在一定范围内的取值和相应的函数取值列成表格，写入只读存储器中，则在需要时只要给出规定“地址”就可以快速地得到相应的函数值。这时的ROM，实际上已经成为函数运算表电路。它们可以是三角函数、指数函数、发生器等。【例6-2】试用ROM构成能实现函数y=x2的运算表电路，

13、x的取值范围为015的正整数。 解（1）分析要求，设定变量 自变量x的取值范围为015的正整数，对应的4位二进制正整数，用B=B3B2B1B0表示。根据y=x2的运算关系，可求出y的最大值是152225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。（2）列真值表函数运算表（3）写标准与或与或表达式Y7=m12+m13+m14+m15Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14Y1=0Y0= m1+m3+m5+m7+m9+

14、m11+m13+m153 3构成字符发生器构成字符发生器 字符发生器常用于显示、打印及其它数字装置，用ROM构成字符发生器的原理是将所需字符点阵预先存储在ROM存储矩阵中，再按地址码逐行输出字符点阵的信息，并送入显示器显示。常用字符发生器有97，77和75等几种。图6.13表示用ROM构成字母“R”的字符发生器原理。采用75显示。当输入地址由000110周期变化时，即可逐行扫描各字线，从而显示“R”的字形。 8.3 可编程逻辑器件（可编程逻辑器件（PLD） 可编程逻辑器件（PLD，Programmable Logic Device）是20世纪末蓬勃发展起来的新型半导体通用集成电路。它是指可以由

15、用户自行定义功能（编程）的一类逻辑器件的总称。现代数字系统，越来越多地采用PLD来构成，这大大简化了系统设计和电路结构，从而提高了电路的可靠性并降低电路成本。PLD技术从一个方面反映了电子技术的发展。 1PLD的结构框图的结构框图 PLD的结构框图如图6.14所示，其核心部分是两个逻辑门阵列（与阵列和或阵列），有的PLD内部还有反馈电路，以方便构成时序电路。 2PLD中逻辑电路的画法中逻辑电路的画法 图6.15给出了PLD中常见连接线及逻辑门的画法。圆点表示 “固化” 连接点；图中的“”点也表示两线相连，是可编程点。 图6.14 PLD采用的逻辑符号 8.3.1 可编程只读存储器 一可编程只读

16、存储器的分类一可编程只读存储器的分类图6.14 PLD采用的逻辑符号 1一次性编程只读存储器（一次性编程只读存储器（PROM） PROM即一次性可编程ROM。PROM在出厂时，存储内容全为1（或全为0），用户可根据自己的需要，利用编程器将某些单元改写为0（或1）。PROM一旦进行了编程，就不能再修改了。2光可擦除可编程ROM（EPROM） EPROM是采用浮栅技术生产的可编程存储器，它的存储单元多采用N沟道叠栅MOS管，信息的存储是通过MOS管浮栅上的电荷分布来决定的，编程过程就是一个电荷注入过程。编程结束后，尽管撤除了电源，但是，EPROM是采用浮栅技术生产的可编程存储器，它的存储单元多采用

17、N沟道叠栅MOS管，信息的存储是通过MOS管浮栅上的电荷分布来决定的，编程过程就是一个电荷注入过程。编程结束后，尽管撤除了电源，但是，由于绝缘层的包围，注入到浮栅上的电荷无法泄漏，因此电荷分布维持不变，EPROM也就成为非易失性存储器件了。 当外部能源（如紫外线光源）加到EPROM上时，EPROM内部的电荷分布才会被破坏，此时聚集在MOS管浮栅上的电荷在紫外线照射下形成光电流被泄漏掉，使电路恢复到初始状态，从而擦除了所有写入的信息。这样EPROM又可以写入新的信息。 3 3电可擦除可编程电可擦除可编程ROMROM（E E2 2PROMPROM） E2PROM也是采用浮栅技术生产的可编程ROM，

18、但是构成其存储单元的是隧道MOS管，隧道MOS管也是利用浮栅是否存有电荷来存储二值数据的，不同的是隧道MOS管是用电擦除的，并且擦除的速度要快的多（一般为毫秒数量级）。 E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。目前，大多数E2PROM芯片内部都备有升压电路。因此，只需提供单电源供电，便可进行读、擦除/写操作，这为数字系统的设计和在线调试提供了极大方便。 4 4快闪存储器（快闪存储器（Flash MemoryFlash Memory） 快闪存储器的存储单元也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行

19、的，数据写入方式与EPROM相同，需要输入一个较高的电压，因此要为芯片提供两组电源。一个字的写入时间约为200微秒，一般一只芯片可以擦除/写入100次以上。二二PROM的结构及原理的结构及原理1 1PROMPROM中的存储元中的存储元 PROM的存储元如图6.15（a）所示，可以有二极管、三极管或MOS管组成。 图中每个管子中均串有快速熔丝，当熔丝完好时，对二极管、三极管组成的PROM存储元，该单元中内容为“1”，而MOS管组成PROM存储元中为“0”。在编程时是将其中的某些快速熔丝烧断来改变存储内容的，因而只能进行一次编程，称一次编程只读存储器（PROM）。 2PROM的结的结构构 PROM

20、的结构与ROM基本相同，不同的是其或阵列可以由用户进行编程。与阵列产生输入变量的全部最小项，在或阵列中可以通过编程实现由这些输入变量组成的逻辑函数。 三三PROM的应用的应用 与ROM相同，PROM的应用可以实现组合逻辑函数、函数发生器、字符发生器等。【例6-3】试用PROM构成1位全加器解：1位全加器的真值表见第二章表2.21，其逻辑表达式为：74211iii1i1i1iii mmmmCBACBACBACBASiiiii76431iii1ii1iii1iii mmmmCBACBACBACBACii由此，用PROM实现如图6.16所示。【例6-4】试用PROM实现逻辑函数： DBCBCDADC

21、BAYCABYCAY210解：将逻辑函数用最小项表示： )14,10, 7 , 6()13,12()7 , 6 , 3 , 2(210mDBCBCDADCBAYmCABYmCAY得用PROM实现的逻辑图如图6.17。 图6.17 PLOM实现多输出逻辑 8.3.2 可编程逻辑阵列（可编程逻辑阵列（PLA）一一PLA的结构的结构 可编程逻辑阵列（PLA，Programmable Logic Array）的结构如图6.18所示。它与PROM相似，也由与阵列和或阵列组成。不同的是在PLA中译码器（与阵列）也可以由用户编程，改变了PROM的全译码方式（在PROM与阵列产生输入变量的全部最小项），从而节

22、省了存储空间，更方便地实现组合与时序逻辑。二二PLA实现组合逻辑实现组合逻辑【例6-5】试用PLA实现【例6.4】电路。解根据【例6.4】并化简得：4322110PPBCADACDBCBCDADCBAYPCABYPCAY可见，在与阵列中只要产生4个与项，如图6.19。 与【例6.4】比较，可以发现，用PROM实现时需要416163=112个阵列编程点，而采用PLA实现时，只需8443=44个阵列编程点，大大节省了存储逻辑单元。 三三PLA实现时序逻辑实现时序逻辑【例6-6】用PLA及JK触发器实现的逻辑电路如图6.20所示，试分析其逻辑功能。 解：图6.20电路是用PLA及JK触发器实现的同步

23、逻辑电路。根据PLA阵列写出：（1）JK触发器驱动方程： 0120120210202112012120 QQKQQJQQKQQQQJQQKQQQQJ（2）电路状态方程： 2012011210210202110120121210)( )(QQQQQQQQQQ QQQQQQQQQQQQQQQnnn（3）状态转换表： （4）状态转换图如图6.21所示： （5）可见该电路为模6循环码计数器，能自启动。8.3.3 可编程阵列逻辑（可编程阵列逻辑（PAL） 可编程阵列逻辑（PAL，Programmable Array Logic）由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列

24、的编程，可以实现不同的逻辑函数。另外在一些型号的PAL器件中，输出电路具有触发器及从触发器到与逻辑阵列的反馈线，以方便实现时序逻辑电路。一一PAL的基本结构的基本结构 图6.22（a）所示的电路是PAL器件中一种最简单的电路结构，它仅包含一个可编程与阵列和一个固定的或逻辑阵列。 右图为通过编程后的PAL，实现了逻辑函数： 二二PAL的输出结构的输出结构 根据PAL电路的输出结构和反馈方式不同，大致可以将PAL分为专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等几种类型。1专用输出结构 图6.22电路就属于专用输出结构。在某些电路型号中，输出端还采用与或非门结

25、构或者互补输出结构。这样的PAL器件适用于实现组合逻辑电路（实现时序电路需加触发器）。如PAL14H4、PAL10L8等均属于该结构。2可编程输入可编程输入/输出结构输出结构 可编程输入/输出结构如图6.23所示。它的输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列中的一个与项给出。同时，输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列。属于这种输出结构的器件有PAL16L8、PAL20L10等。 在图6.23所示编程情况下，当I2=I1=1时，三态门G1的控制端C1为1，I/O1工作在输出状态，而三态门G2的控制端C2恒为0，C2输出高阻态，I/O2作为输入端使用，信号通过G3连

26、接到与逻辑阵列。3寄存器输出结构寄存器输出结构PAL的寄存器输出结构如图6.24所示 输出三态缓冲器和或逻辑阵列输出端之间串接了D触发器组成的寄存器。同时，触发器的状态又经过互补输出缓冲器反馈到与逻辑阵列。属于寄存器输出结构的器件有PAL16R4、PAL16R8等。 采用寄存器输出结构的器件可以方便地实现时序逻辑函数，请分析图6.24编程模式下实现的逻辑功能? 4异或输出结构异或输出结构 异或输出结构的电路如图6.25所示 与寄存器输出结构的电路类似，只是在或门输出端与触发器之间增加了异或门。利用这种结构的PAL器件，便于对与或逻辑阵列的输出函数求反，还可以实现寄存器数据的保持。属于异或输出结构的器件有PAL20X8、PAL20X10等。 5运算选通反馈结构运算选通反馈结构 在异或结构的基础上，再增加一组反馈逻辑电路，就构成了运算选通反馈结构，如图6.26。属于运算选通反馈结构的逻辑器件有PAL16A4等。 三三PAL应用举例应用举例 【例6-7】用PAL器