数字电路版图设计

1、第三章第三章 版图设计版图设计光刻工艺光刻工艺 将光刻版（又称为将光刻版（又称为掩膜）放在光刻胶掩膜）放在光刻胶层上，然后用一定层上，然后用一定波长的紫外光照射，波长的紫外光照射，使光刻胶发生化学使光刻胶发生化学反应。反应。CMOS集成电路工艺集成电路工艺lP阱阱CMOS N型硅晶片型硅晶片(圆片圆片)lN阱阱CMOS P型硅晶片型硅晶片CMOS集成电路工艺集成电路工艺l双阱CMOS N阱阱CMOS工艺工艺l晶片（晶片（Wafer）直径）直径100300mml厚度：厚度：0.40.7mmlP型硅晶片型硅晶片N阱阱CMOS工艺工艺流程流程准备工作准备工作N阱阱CMOS工艺工艺流程流程lP型硅晶片

2、型硅晶片l一个芯片一个芯片l第一步：第一步：N阱生成阱生成 1、氧化、氧化 2、光刻一：、光刻一：N阱光刻阱光刻 3、N阱掺杂阱掺杂l第二步：有源区的第二步：有源区的确定和场氧氧化确定和场氧氧化 1、淀积氮化硅层：、淀积氮化硅层：生成生成N阱后，首先去阱后，首先去除掉硅表面的氧化除掉硅表面的氧化层。然后重新生长层。然后重新生长一层薄氧化层，并一层薄氧化层，并淀积一层薄氮化硅淀积一层薄氮化硅 2、光刻二：场氧光、光刻二：场氧光刻，又称为有源区刻，又称为有源区光刻。光刻。 3、氧化层生长、氧化层生长l第三步：生长栅氧化层第三步：生长栅氧化层和生成多晶硅栅电极和生成多晶硅栅电极 1、生长栅氧化层：去

3、除、生长栅氧化层：去除掉有源区上的氮化硅层掉有源区上的氮化硅层及薄氧化层以后，生长及薄氧化层以后，生长一层作为栅氧化层的高一层作为栅氧化层的高质量薄氧化层质量薄氧化层 2、在栅氧化层上再淀积、在栅氧化层上再淀积一层作为栅电极材料的一层作为栅电极材料的多晶硅多晶硅 3、光刻三：光刻多晶硅、光刻三：光刻多晶硅l第四步：形成第四步：形成P沟道沟道MOS晶体管晶体管 1、光刻四：、光刻四：P沟道沟道MOS晶体管源漏光晶体管源漏光刻刻 2、P沟道源漏区掺杂沟道源漏区掺杂l第五步：形成第五步：形成N沟沟道道MOS晶体管晶体管 1、光刻五：、光刻五：N沟道沟道MOS晶体管源漏光晶体管源漏光刻刻 2、N沟道源

4、漏区掺沟道源漏区掺杂杂l第六步：光刻引线接触孔第六步：光刻引线接触孔 1、氧化：源漏掺杂后，去、氧化：源漏掺杂后，去除掉表面的光刻胶和薄氧除掉表面的光刻胶和薄氧化层，重新生长一层厚氧化层，重新生长一层厚氧化层。由于硅栅的保护作化层。由于硅栅的保护作用，其下方的栅氧化层还用，其下方的栅氧化层还保留，不会被腐蚀掉，起保留，不会被腐蚀掉，起栅介质作用栅介质作用2、光刻六：引线孔光刻。、光刻六：引线孔光刻。l第七步：光刻金属互第七步：光刻金属互连线连线 1、采用蒸发或者溅射、采用蒸发或者溅射工艺在晶片表面淀积工艺在晶片表面淀积金属化层金属化层 2、光刻七：互连线光、光刻七：互连线光刻。按照电路连接要刻

5、。按照电路连接要求，生成互连线，完求，生成互连线，完成管芯的制作。成管芯的制作。l第八步：光刻钝化孔第八步：光刻钝化孔 与通常集成电路一样，为了保护与通常集成电路一样，为了保护管芯表面，提高使用可靠性，生管芯表面，提高使用可靠性，生成管芯后，在表面再淀积一层保成管芯后，在表面再淀积一层保护层，又称为钝化层护层，又称为钝化层l第九步：后工序加工第九步：后工序加工l以上对应教科书的以上对应教科书的3.1节节版图设计师版图设计师l通晓基础电学概念、工艺限制及特性通晓基础电学概念、工艺限制及特性l对版图规则拥有良好的相像和直觉的能力对版图规则拥有良好的相像和直觉的能力l能够学习和使用能够学习和使用各种

6、各样各种各样的的CAD工具工具绘制反相器版图绘制反相器版图 版图编辑工具使用版图编辑工具使用器件加工工艺流程器件加工工艺流程OK！l画画N阱阱l画扩散区画扩散区l画多晶硅画多晶硅l画接触孔画接触孔contactl画金属画金属1l通孔通孔vial金属金属2版图软件版图软件lCadencelLakerlL-editlcadence EDA软件分类软件分类Cadence 概述概述Cadence 概述概述v全球最大的全球最大的 EDA 公司公司v提供系统级至版图级的全线解决方案提供系统级至版图级的全线解决方案v系统庞杂，工具众多，不易入手系统庞杂，工具众多，不易入手v除除综合综合外，在系统设计，在前端

7、设计输入和仿外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居真，自动布局布线，版图设计和验证等领域居行业领先地位行业领先地位v具有广泛的应用支持具有广泛的应用支持v电子设计工程师必须掌握的工具之一电子设计工程师必须掌握的工具之一Cadence 概述概述vSystem-Level DesignvFunction VerificationvEmulation and AccelerationvSynthesis/Place-and-RoutevAnalog,RF,and Mixed-Signal DesignvPhysical Verification and Analy

8、sisvIC PackagingvPCB Design面临的问题面临的问题l软件软件 cadence 学习现在所需要的学习现在所需要的 版图设计工具版图设计工具 Virtuoso Layout Editor 版图验证工具版图验证工具 Diva l版图版图l版图的尺寸与电路参数的对应版图的尺寸与电路参数的对应l电路设计电路设计 电路参数？电路仿真电路参数？电路仿真 cadence 电路设计工具电路设计工具 Composer l工艺工艺l.设计思路设计思路l晶体管级电路设计晶体管级电路设计l版图设计版图设计l版图验证版图验证晶体管级电路设计晶体管级电路设计l建议用建议用orcad（spice）（）

9、（PC版）版）l与与cadence软件较相似软件较相似3.2 绘图层绘图层l版图设计师所需绘制版图的分层数目已经减小版图设计师所需绘制版图的分层数目已经减小到制版工艺所要求的最小数目，这种最小数目到制版工艺所要求的最小数目，这种最小数目的层称为的层称为绘图层绘图层。l绘图层数目的最小化，降低了绘图层数目的最小化，降低了CAD软件的计软件的计算需求，减小了人为错误并简化了分层管理。算需求，减小了人为错误并简化了分层管理。l生成光学掩模的掩模层或者分层的形状有时会生成光学掩模的掩模层或者分层的形状有时会和绘图层不同。和绘图层不同。3.2 绘图层绘图层l掩模层的层数可能比掩模层的层数可能比绘图层绘图

10、层多很多。附加的掩多很多。附加的掩模层是从绘图层中自动生成的。模层是从绘图层中自动生成的。l为了适应制造工艺的变化，掩模层的尺寸可能为了适应制造工艺的变化，掩模层的尺寸可能会根据绘图层做一定的调整。这个调整会由制会根据绘图层做一定的调整。这个调整会由制版工艺自动完成。版工艺自动完成。l所提到的所提到的“层层”，都是指绘图层。，都是指绘图层。3.3 晶体管版图简介晶体管版图简介版图版图l学会画版图学会画版图l认版图认版图lNMOSlPMOSVSSVDDINOUT绘图层绘图层5层层DRC规则规则画版图，认版图画版图，认版图lP32lP28，P26MVSSMVSSMVSSMVSSMMVSSVSSMV

11、SSMVSS3.7.2 棒形图棒形图U11A740412U10A740412共用电源节点以节省面积共用电源节点以节省面积P493.7.2 棒形图棒形图lP43U1A7401231U2A740412U3A7402231U4A74271213123.7.3 层次化设计层次化设计l上述例子就是层次化设计的一个例题上述例子就是层次化设计的一个例题l层次化设计是指这样一种设计，它使用层次化设计是指这样一种设计，它使用其他组其他组元元作为自身结构的一部分。作为自身结构的一部分。l其他组元其他组元的尺寸的尺寸l提出问题提出问题W=200um，L=1um的的MOSl某电路中需要一个宽为某电路中需要一个宽为20

12、0um，长为，长为1um的的MOS管。管。保持管子长、宽不变，保持管子长、宽不变，减小了寄生参数减小了寄生参数天线规则天线规则P172lSource-drain sharing, device splitting and parasitic reduction are fundamental techniques used throughout CMOS layout.lYou can use these techniques on many devices other than our small example. lKeep your eyes open for opportunity.3

13、.8 指状晶体管版图指状晶体管版图lP50lP156接触孔的总电阻接触孔的总电阻lP1393.6 通用设计规则通用设计规则lP39lP41lP56 3.9lP59 3.10lP60 3.11ASIC设计方法设计方法 按按版图结构及制造方法分，版图结构及制造方法分，有半定制有半定制(Semi-(Semi-custom)custom)和全定制和全定制(Full-custom)(Full-custom)两种实现方法两种实现方法 全定制方法全定制方法 是是一种基于晶体管级一种基于晶体管级的，手工设计版图的，手工设计版图的制造方法的制造方法 半定制法半定制法 是一种是一种约束性设计方式，约约束性设计方式

14、，约束的目的是简化设计束的目的是简化设计，缩短设计周期，降，缩短设计周期，降低设计成本，提高设低设计成本，提高设计正确率。计正确率。ASIC设计方法设计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程逻辑器件法可编程逻辑器件法l问题问题版图的尺寸与电路参数的对应版图的尺寸与电路参数的对应CMOS数字集成电路数字集成电路 -分析与设计分析与设计l采用采用0.8um双阱双阱CMOS工艺设计一位二进制全工艺设计一位二进制全加器电路加器电路l求和信号和进位信号的传输延时求和信号和进位信号的传输延时1.2ns(最坏最坏情况情况)l求和信号和进位信号的总转换延时求和信号和进位

15、信号的总转换延时1.2ns(最最坏情况坏情况)l电路面积电路面积1500um2lVDD=5V，fMAX=20Mhz时的动态功耗时的动态功耗1mW参数的计算参数的计算器件的线性电阻器件的线性电阻1()nnGTnRVV()nnoxWCLoxoxoxCtGoxGCC A同理同理, P器件的线性电阻器件的线性电阻1()ppGTpRVV()ppoxWCLoxoxoxCtGoxGCC Al有一个宽长比有一个宽长比=4 的的nFET。为了构造一。为了构造一个与个与nFET具有相同电阻的具有相同电阻的pFET，pFET的宽长比的宽长比=？已知？已知2.4npnp()()noxnpoxpWWCCLL()()2.

16、4*49.6npnpWWLLCMOS反向器的直流特性反向器的直流特性VMOUTA要求要求12MDDVVnp则则即即()()()nnpnnppkWWWLLkLnnoxkCnpoxkC例题例题1l一个一个CMOS反向器，反向器，其工艺具有下列参数其工艺具有下列参数l要求要求VM=1/2VDD，l求反向器管子的尺寸求反向器管子的尺寸2140/nkA V260/PkA V0.7TnTpVVV3DDVV例题例题2l一个一个CMOS反向器，反向器，其工艺具有下列参数其工艺具有下列参数l如果反向器管子的尺如果反向器管子的尺寸相同，寸相同，l求求VM2140/nkA V260/PkA V0.7TnTpVVV3

17、DDVV1nDDTpTnpMnpVVVV例题例题21nDDTpTnpMnpVVVV30.7*0.71.331npMnpkkVVkk反向器的开关特性反向器的开关特性(瞬态特性瞬态特性)上升时间上升时间2.2rpouttR C下降时间下降时间2.2fnouttR C1()ppDDTpRVV1()nnDDTnRVVmax1rfftt定义定义例题例题3l一个一个CMOS反向器电反向器电路，其工艺具有下列路，其工艺具有下列参数参数l求求fmax2150/nkA V242/PkA V0.7TnVV3.3DDVV0.85TpVV150outCfF()6nWL()8pWL1822.9()ppDDTpRVV2.2271.55rpouttR Cps1427.35()nnDDTnRVV2.2141fnouttR Cps9max12.42 10rffHztt与非门，或非门的设计与非门，或非门的设计l考虑考虑DC特性（电压传输特性）特性（电压传输特性）l开关特性（瞬态特性）开关特性（瞬态特性）lDC特性常被认为不如开关特性重要特性常被认为不如开关特性重要l设计其它门（非反向器）时，用反向器作为参设计其它门（非反向器）时，用反向器作为参照，使得上升时间近似等于下降时间。照，使得上升时间近似等于下降时间。l然后再去检查然后再去检查DC特性，以保证