布尔代数与逻辑电路

1、2009年9月8日11时5分1第三节第三节 布尔代数与逻辑电路布尔代数与逻辑电路 o 学习要点：学习要点：n 掌握布尔代数的概念和方法，掌握布尔代数的掌握布尔代数的概念和方法，掌握布尔代数的基本公式；基本公式；o 掌握或、与、非逻辑门电路，掌握由真值表掌握或、与、非逻辑门电路，掌握由真值表求逻辑表达式的方法。求逻辑表达式的方法。 o 1848: 英国数学家英国数学家George Boole创立二创立二进制代数学进制代数学-布尔代数。布尔代数。 2009年9月8日11时5分2例：例：设计楼道灯控制开关，要求楼上楼下都能控制设计楼道灯控制开关，要求楼上楼下都能控制灯的亮灭。如果灯是关闭的，打开任何

2、一个灯的亮灭。如果灯是关闭的，打开任何一个开关灯都可以亮，而再按任何一个开关灯就开关灯都可以亮，而再按任何一个开关灯就会灭。如何设计开关连线。会灭。如何设计开关连线。2009年9月8日11时5分3一、布尔代数一、布尔代数1. 布尔代数的基本概念：布尔代数的基本概念：o定义定义 ：布尔代数是在集合：布尔代数是在集合0，1上定义了运算：上定义了运算：o“或或”运算运算 “与与”运算运算 “非非”运算运算o0 0 0 0 0 0 1 0o0 1 1 0 1 0 0 1o1 0 1 1 0 0 o1 1 1 1 1 1o所构成的系统。优先级非、与、或所构成的系统。优先级非、与、或o解释物理意义解释物理

3、意义2009年9月8日11时5分4一、布尔代数一、布尔代数o 非2009年9月8日11时5分5一、布尔代数一、布尔代数o 与2009年9月8日11时5分6一、布尔代数一、布尔代数o 或2009年9月8日11时5分7一、布尔代数一、布尔代数2. 布尔代数的基本运算规则布尔代数的基本运算规则o逻辑变量与逻辑表达式逻辑变量与逻辑表达式n逻辑变量逻辑变量o定义：在布尔代数中取值定义：在布尔代数中取值0，1的变量就称为的变量就称为逻辑逻辑变量变量。n逻辑表达式逻辑表达式o定义：逻辑表达式是把逻辑常量、逻辑变量用逻辑定义：逻辑表达式是把逻辑常量、逻辑变量用逻辑运算符和表明运算顺序的括号连接起来组成的式子。

4、运算符和表明运算顺序的括号连接起来组成的式子。 例例o定义：逻辑表达式的运算最终结果叫逻辑表达式的定义：逻辑表达式的运算最终结果叫逻辑表达式的值。值。2009年9月8日11时5分8一、布尔代数一、布尔代数o 基本逻辑等式基本逻辑等式o 假设假设A、B、C为取值为取值0，1的逻辑变量，则的逻辑变量，则 0-1律：律： A+0=A，A+1=1，A1=A，A0=0 重叠律：重叠律：A+A=A，AA=A 互补律：互补律：A+A=1 , AA=0 双重否定律：双重否定律：A=A 交换律：交换律：A+B=B+A，AB=BA 结合律：结合律：(A+B)+C=A+(B+C)，(AB)C=A(BC)2009年9

5、月8日11时5分9一、布尔代数一、布尔代数o基本逻辑等式基本逻辑等式o假设假设A、B、C为取值为取值0，1的逻辑变量，则的逻辑变量，则分配律：分配律：A(B+C)=(AB)+(AC)(A+B)(C+D)=AC+AD+BC+BDA+(BC)=(A+B)(A+C)摩根定理：摩根定理：(A+B)=AB(AB)=A+B吸收律：吸收律：A+AB=AA+AB=A+B A+AB=A+B2009年9月8日11时5分10一、布尔代数一、布尔代数【例【例 1 24】 证明证明A+(BC)=(A+B)(A+C)证明：证明： (A+B)(A+C)AA+AC+BA+BC 分配律分配律A+AC+AB+BC 重叠律重叠律=

6、A+AB+BC 吸收律吸收律A+BC 吸收律吸收律2009年9月8日11时5分11一、布尔代数一、布尔代数o真值表真值表o把相关逻辑值列成一把相关逻辑值列成一的表，就是真值表。的表，就是真值表。o一些变量间的因果关一些变量间的因果关系，可以从它们的逻系，可以从它们的逻辑值间的关系找，也辑值间的关系找，也就是从它们的真值表就是从它们的真值表中找到变量之间的关中找到变量之间的关系。系。oA+BABA+B0000111011112009年9月8日11时5分12一、布尔代数一、布尔代数【例【例 1 25】 验证摩根定理验证摩根定理 (A+B)=AB 和和 (AB)=A+B。o 将将A、B的可能值和两等

7、式的的可能值和两等式的4个表达式都列个表达式都列成真值表（表成真值表（表 1 7），从表上可以看到，），从表上可以看到，不论不论A，B取怎样的值，摩根定理的两个等取怎样的值，摩根定理的两个等式都是成立的。也就是总有式都是成立的。也就是总有o (A+B)=ABo (AB)=A+Bo 摩根定理验证完毕。摩根定理验证完毕。2009年9月8日11时5分13一、布尔代数一、布尔代数导出逻辑运算：导出逻辑运算：o 异或异或o定义：定义： A，B是取值是取值0，1的变量，则令的变量，则令 oA B=AB+ABo那么那么A B 叫叫A和和 B的异或。的异或。 ABA B0000111101012009年9月8

8、日11时5分14一、布尔代数一、布尔代数三个变量如何建立真值表？三个变量如何建立真值表？ 2009年9月8日11时5分15二、逻辑电路二、逻辑电路 o 真值表真值表o 在逻辑代数中常把相关的一些逻辑值列成一在逻辑代数中常把相关的一些逻辑值列成一张表，也就是真值表。一些变量间的因果关张表，也就是真值表。一些变量间的因果关系，可以从它们的逻辑值间的关系找，也就系，可以从它们的逻辑值间的关系找，也就是从它们的真值表中找到变量之间的关系。是从它们的真值表中找到变量之间的关系。这种真值表内的数值关系，可以归纳成通过这种真值表内的数值关系，可以归纳成通过变量写成函数，这种函数就是逻辑函数。变量写成函数，这

9、种函数就是逻辑函数。2009年9月8日11时5分16二、逻辑电路二、逻辑电路 o由真值表求逻辑函数由真值表求逻辑函数o真值表：真值表：例：设计楼道灯控制，要例：设计楼道灯控制，要求楼上楼下都能控制求楼上楼下都能控制灯的开关。如果灯是灯的开关。如果灯是关闭的，打开任何一关闭的，打开任何一个开关灯都可以亮，个开关灯都可以亮，而再按任何一个开关而再按任何一个开关灯就会灭。设灯就会灭。设A表示表示楼上开关，楼上开关，B表示楼表示楼下开关，下开关，Y表示灯。表示灯。ABY0000111101012009年9月8日11时5分17二、逻辑电路二、逻辑电路 o逻辑函数的求法逻辑函数的求法o求逻辑函数的具体作法

10、，可以归纳成下面三点：求逻辑函数的具体作法，可以归纳成下面三点：将逻辑变量的变化值分为行列一一列出来，形成真值将逻辑变量的变化值分为行列一一列出来，形成真值表；表；当逻辑值为当逻辑值为1 1时就认为是对变量的肯定，用变量自身时就认为是对变量的肯定，用变量自身的符号来记，当逻辑值为的符号来记，当逻辑值为0 0时认为是对变量的否定，时认为是对变量的否定，用变量自身的符号求反来记。用变量自身的符号求反来记。在真值表中，各行之间的值是不同时出现的，因而各在真值表中，各行之间的值是不同时出现的，因而各行之间是或的关系，而同一行的自变量的值是同时性行之间是或的关系，而同一行的自变量的值是同时性的，故同行自

11、变量之间是与的关系。的，故同行自变量之间是与的关系。 2009年9月8日11时5分18二、逻辑电路二、逻辑电路 o逻辑函数的求法逻辑函数的求法o求楼道灯控制开关逻辑表达式求楼道灯控制开关逻辑表达式oY=AB+ABo分析这个逻辑表达式，是两个信号的分析这个逻辑表达式，是两个信号的“与与”，然后两个信号，然后两个信号“或或”，同时，信号，同时，信号还包括还包括“反反”2009年9月8日11时5分19二、逻辑电路二、逻辑电路 电路实现电路实现-与与 AABBABAB2009年9月8日11时5分20二、逻辑电路二、逻辑电路 电路实现或电路实现或AABBABAB2009年9月8日11时5分21二、逻辑电

12、路二、逻辑电路 加法运算的逻辑表示：数加法运算的逻辑表示：数A,B相加，下级进位相加，下级进位D,输出输出是本级进位是本级进位C与相加之和与相加之和S2009年9月8日11时5分22二、逻辑电路二、逻辑电路 逻辑多项式逻辑多项式C=ABD+ABD+ABD+ABDS=ABD+ABD+ABD+ABD由上式可以画出加法逻辑电路由上式可以画出加法逻辑电路2009年9月8日11时5分23二、逻辑电路二、逻辑电路 （9.8）逻辑多项式的化简逻辑多项式的化简C=ABD+ABD+ABD+ABDABD+ABD+ABD+ABD+ABD+ABD=BD+AD+ABS=ABD+ABD+ABD+ABD=ABD+ ABD+

13、(A B)D=(AB+AB)D +(A B)D= (A B)D +(A B)D= (A B) D2009年9月8日11时5分24二、逻辑电路二、逻辑电路 电子元件电子元件2009年9月8日11时5分25二、逻辑电路二、逻辑电路 数字电路：数字电路：1）组合电路）组合电路 输出仅取决于当前输入值。（无记忆）输出仅取决于当前输入值。（无记忆）2）时序电路）时序电路 输出取决于当前输入值和以前的值。（记输出取决于当前输入值和以前的值。（记忆）忆）2009年9月8日11时5分26二、逻辑电路二、逻辑电路 o 基本逻辑门电路基本逻辑门电路n与门电路与门电路2009年9月8日11时5分27二、逻辑电路二、

14、逻辑电路 o 基本逻辑门电路基本逻辑门电路n或门电路或门电路2009年9月8日11时5分28二、逻辑电路二、逻辑电路 o 基本逻辑门电路基本逻辑门电路n非门电路非门电路2009年9月8日11时5分29二、逻辑电路二、逻辑电路 逻辑表达式的电路实现逻辑表达式的电路实现组合电路组合电路o 或非门或非门 与非门与非门2009年9月8日11时5分30二、逻辑电路二、逻辑电路 逻辑表达式的电路实现逻辑表达式的电路实现组合电路组合电路o 异或门异或门2009年9月8日11时5分31二、逻辑电路二、逻辑电路 逻辑表达式的电路实现逻辑表达式的电路实现从逻辑表达式到逻辑电路从逻辑表达式到逻辑电路o 【例【例 】

15、 逻辑表达式，逻辑表达式，o 画出电路图。画出电路图。o 将将A、B、C看成自变量，各作成一条输入线，看成自变量，各作成一条输入线，Y作输出线。表达式从左至右按照非、与、或作输出线。表达式从左至右按照非、与、或的顺序用基本逻辑门电路符号画出的顺序用基本逻辑门电路符号画出 Y=AB+ABCAC2009年9月8日11时5分32二、逻辑电路二、逻辑电路 逻辑表达式的电路实现逻辑表达式的电路实现对逻辑表达式进行化简对逻辑表达式进行化简o 【例【例 】o 根据这个表达式画出电路图。根据这个表达式画出电路图。o 等式等式o =（A B）C+（A C）Y=(AB+AB)C+AC+AC Y=(AB+AB)C+

16、AC+AC 2009年9月8日11时5分33补充知识 1、电路图规则、电路图规则交叉连接必须有点交叉连接必须有点输出在右部或底部输出在右部或底部输入在原理图的左边或顶部输入在原理图的左边或顶部2009年9月8日11时5分34补充知识 2、布尔代数常用术语、布尔代数常用术语乘积项：就是几个项的乘积项：就是几个项的“与与”。最小项：一个包含全部输入变量的乘积项。最小项：一个包含全部输入变量的乘积项。求和项：就是几个项的求和项：就是几个项的“或或”。最大项：一个包含全部输入变量的求和项。最大项：一个包含全部输入变量的求和项。2009年9月8日11时5分35补充知识 3、与或式、或与式、与或式、或与式

17、当给定真值表求逻辑表达式当给定真值表求逻辑表达式时，可以采用与或、或时，可以采用与或、或与两种方式。与两种方式。1）与或式）与或式 可以用输出可以用输出Y为真的所为真的所有最小项之或的形式写有最小项之或的形式写出任意一个真值表的布出任意一个真值表的布尔表达式。尔表达式。ABABABY=AB+AB 2009年9月8日11时5分36补充知识 3、与或式、或与式、与或式、或与式当给定真值表求逻辑表达式当给定真值表求逻辑表达式时，可以采用与或、或时，可以采用与或、或与两种方式。与两种方式。2）或与式）或与式 可以用输出可以用输出Y为假的所为假的所有最大项之与的形式写有最大项之与的形式写出任意一个真值表

18、的布出任意一个真值表的布尔表达式。尔表达式。ABABAB2009年9月8日11时5分37补充知识2：组合电路设计 1、多输出逻辑电路（优先级电路）、多输出逻辑电路（优先级电路）例：院长、系主任、教研室主任和辅导员有例：院长、系主任、教研室主任和辅导员有时都会使用会议室，他们偶尔会发生冲突。时都会使用会议室，他们偶尔会发生冲突。比如系主任准备和一些教师在会议室开会，比如系主任准备和一些教师在会议室开会，辅导员要组织学生举行狂欢会，用电路设辅导员要组织学生举行狂欢会，用电路设计一个会议室预定系统，优先级依次为院计一个会议室预定系统，优先级依次为院长、系主任、教研室主任和辅导员。长、系主任、教研室主

19、任和辅导员。这个系统的输入这个系统的输入A？系统的输出系统的输出Y？2009年9月8日11时5分38组合电路设计 1、优先级电路、优先级电路解：这个系统的输入解：这个系统的输入 A3，A2，A1，A0分别是分别是院长、系主任、教研院长、系主任、教研室主任和辅导员。室主任和辅导员。系统的输出系统的输出Y3，Y2，Y1，Y0分别是院长、系主分别是院长、系主任、教研室主任和辅任、教研室主任和辅导员使用会议室。导员使用会议室。A3 A2 A1 A0Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 1 1 0 0 01 0

20、0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 0 1 0 00 1 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 02009年9月8日11时5分39组合电路设计 1、优先级电路、优先级电路解：采用与或式，解：采用与或式，Y0=A3 A2 A1 A0Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 1 1 0 0 0

21、1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 0 1 0 00 1 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 00123A A A A2009年9月8日11时5分40组合电路设计 1、优先级电路、优先级电路解：解：Y1=A3 A2 A1 A0Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 1 1 0

22、0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 0 1 0 00 1 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 001230123AAAA AAAA123A A A2009年9月8日11时5分41组合电路设计 1、优先级电路、优先级电路解：解：Y2=A3 A2 A1 A0Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0

23、1 1 00 1 1 1 1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 0 1 0 00 1 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 00123012301230123A A A A +A A A A+A A A AA A A A23A A2009年9月8日11时5分42组合电路设计 1、优先级电路、优先级电路解解：（：（无关项）无关项）Y3=A3 A2 A1 A0

24、Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1 0 1 1 00 1 1 1 1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 1 0 0 1 00 0 1 0 0 1 0 00 1 0 0 0 1 0 00 1 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 01 0 0 03AA3 A2 A1 A0Y3Y2 Y1Y00 0 0 00 0 0 10 0 1 X0 1 X X1 X X X0 0 0 00 0 0 1 0 0 1 00 1 0 01 0 0 02009年9月8日11时5分43组合电路设计 1、优先级电路、优先级电路解：解：Y0=Y1=Y2 =Y3 =0123A A A A3A123A A A23A A2009年9月8日11时5分44组合电路设计 2、译码器、译码器作用是把不同的输入翻译成相应的控制信号。作用是把不同的输入翻译成相应的控制信号。如：一个