DSP的并行处理方法

1、DSP 的并行处理方法在通信、雷达等系统中，特别是在 3G 无线基站等系统中，随着输入语音数字和分组数据量急剧增加，系统的处理能力也需要急剧增加，这需要一种功能强大的大型并行阵列信号处理系统。系统往往需要进行非常复杂的数据处理，虽然 DSP 技术得到了飞速的发展，出现了高速 DSP芯片，但是使用单个 DSP 芯片还是不能适用系统的需求，迫切需要把多个 DSP 组成互联系统，以增强整体数据处理能力。本文主要研究 TI 公司的 TMS320C6X 系列 DSP 的主机接口（HPI）、多通道缓冲串口（McBSP）以及 AD 公司的 ADSP2106X 系列 DSP 的链路口（Link）,介绍了利用其

2、组成 DSP 并行系统时各种互连方法和优缺点。1TMS320C6X 简介TMS320C6X 内部主要包括 1 个中央处理器单元（CPU）,1 个程序内存和一个数据内存，DMA,1个外部存贮器接口（EMIF）,1 个主机接口（HPI）,2 个多通道缓冲串口（McBSP）,TMS320C6X 的CPU 内部有 8 个处理单元，每个时钟最多可处理 8 条指令。TMS320C6X 的接口灵活，处理能力强，运算速率高，因此在民用和军用领域都将有广阔的应用前景，在军事通信、电子对抗、雷达系统、精确制导武器等需要高度智能化的应用领域，这种芯片的高速处理能力具有不可替代的优势。2 利用 TMS320C6X 的

3、 HPI 组成多 DSP 互联并行系统主机口 HPI 是一个 16/32b 宽度的对外接口，外部主机（也叫做上位机）掌管该接口的主控权，外部主机可通过 HPI 直接访问 DSP 的存贮空间。另外，主机还可以直接访问TMS320C6X 片内的存贮映射的外围设备。复位时向 DSP 加载程序，对 DSP 进行控制。外部主机是 HPI 的主管方，DSP 是 HPI 的从方。主机可以通过 HPI 访问 DSP,但 DSP 不能通过 HPI 向外部进行访问。在这类系统中，通常包括一个主处理器和很多从处理器，主处理器一般是通信控制器，例如 MPC8260,MC68360 等，当然 TMS320C6X 也可以

4、作为主处理器，用来进行对系统的输入输出数据及整个系统进行进行管理。从处理器一般是多个 DSP(如 TMS320C6X),用来进行算法处理。主处理器通过 HPI 向 DSP 加载程序，对DSP 进行控制，可以通过 HPI 向 DSP 写入待处理的数据或通过 HPI 读取 DSP 处理完的数据，DSP 之间的数据可以通过 HPI 由主处理器进行中转。如图 1 所示，主处理器可以直接连接多个逻辑。此方法结构简单，但主处理器负担较重，和多个 DSP 通信效率较低，且主处理和 DSP 阵列需要在同一块单板上。另一种方法如图 2 所示，主处理器 PCI 总线连接到 PCI/HPI 接口转换控制芯片上，接口

5、转换芯片控制多个 DSP 并完成主处理器和 DSP 之间、DSP 相互之间的数据交换。此时主处理器和 DSP 阵列可以不在同一块单板上。在该系统中(若主处理为 MPC8260,需增加 8260 到 PCI 总线的桥片)，HPI/PCI 接口转换控制芯片是整个系统设计的关键，可选 TI 公司的 PCI2040,PLX 公司的 PCI9054,Tundra 公司的 Tsi920。主处理器也可以通过 TMS320C6X 来充当，利用 DSP 的 HPI 接口组成一个多 DSP 互连并行系统，一般是一个主处理器和一个从处理器，此种方法的一个应用实例是在雷达中的应用。滑窗算法是数字信号处理中一种常用的基

6、本算法，但滑窗算法一般是遍历性的算法，其运算量大，在实时处理中受到限制。利用 2 片 TI 公司的高速 DSP 芯片 TMS320C6201,应用其 HPI接口并行实现多种滑窗算法，满足了某雷达系统解模糊的实时需要。系统由 2片 TMS320C6201 完成所有的数字信号处理算法，主要是多重滑窗算法。根据实际系统的需要，将多重滑窗算法处理分布在 2 片 TMS320C6201 上，利用其 HPI 接口完成多处理机之间的快速数据交换，构成多机并行处理系统，完成多重滑窗算法的多机并行处系统的基本框图如图 3理。整个所示。kttWBL（我累IIMS3Mx1MWOC丹主处理爱用丁MSXfOx耐用HH也

7、I；7成引 E43 利用 TMS320C6x 的 McBSP 组成的多 DSP 并行互连系统McBSP 称为多通道缓冲串口，他有一个发送端口和一个接收端口，多个 DSP 可以通过 McBSP 连接到一个串行时际交换芯片，采用时际交换的方式进行数据交换。数据收发以帧为单位进行。每个发送帧分成 n 个发送时隙，不同的发送时隙对应不同的接收 DSP,例如：DSP0 的发送端口在时隙 1 给 DSP1 发送数据，在时隙 2 给 DSP2 发送数据，在时隙 n 给 DSPn 发送数据；每个接收帧分成 n 个接收时隙，不同的接收时隙对应不同的发送 DSP。例如：DSP1 的接收端口在时隙 0 接收来自 D

8、SP0 的数据，在时隙 2 接收来自 DSP2 的数据，在时隙 n接收来自 DSPn 的数据。这种方法的优点是接口简单，可以实现多个 DSP 的全互连来进行并行处理。缺点是数据以串行方式传输，速率较低。4 利用 ADSP2106x 的 Link 口组成多 DSP 互连并行系统首先对 ADSP2106x 做一简单介绍。 ADSP2106x 是一种高性能的 32b 数字信号处理器， 采用超级哈佛结构。内有 3 条片内总线，他们是 PM 总线（程序存贮器）、DM 总线（数据存贮器）和 I/O 总线。PM 总线既可用来访问指令，也可以用来访问数据。在一个单周期内，处理器可以访问 2 个数据，一个通过

9、DM 总线，另一个通过 PM 总线，而指令要到指令缓冲中去取。他的外部口提供与外部存贮器、存贮器映像 I/O、主机处理器、多处理机系统中的其他 ADSP2106x 连接的接口。外部完成内部和外部的总线仲裁，并且向共享的全局存贮器和 I/O 设备提供控制信号。最显著的特点是提供了 6 个链路口，为多 DSP并行处理提供了很大的方便。ADSP2106x 提供了 6 个链路口，每个链路口包括 4 位数据线、1 个双向时钟信号、1 个双向确认信号、链路握手信号，每个链路口可以按 2 倍时钟频率的速率进行数据传输。可以独立工作或同时工作，链路数据可以打包成 32b 或 48b 数据，可以被处理器核访问，

10、可以与片内存贮器进行 DMA 传送，外部主机可以直接访问链路口。具有双缓冲的发送和接分别有一个 DMA 通道支持。由于有 6 个链路口，所以若数据总线采用紧耦合的方式，则一组多 DSP最多可以有 6 个 DSP。ADSP2106x 的 Link 口的并行处理功能在实际中已得到广泛的应用。在雷达、通信等中都有成功应用的实例，利用 Link为了完成大量的的复杂数据运算且实时性要求高的系统，方法如图 4所示。 数据通过缓冲区送过来， 然后在 CPLD 的控制下通过发送中断选择第几个 DSP 芯片， 按照 CPLD的控制依次将数据通过主总线送给各个 DSP 进彳 TFFT 和恒虚警处理， 然后由后端的

11、 DSP 通过软件控制从 Link 口依次将各个 DSP 处理的结果送到后端的 DSP 进行处理，缓冲器通过数据总线将数据送给各个 DSP,由于 CPLD 的控制，所以数据总线不会发生冲突。 且紧耦合在一块的各个 51DSP 通过 Link互相传送数据， 各个 DSP 也通过 Link口将处理结果送给后端 DSP。这种方法在雷达中已得到成功的应用。当然 ADSP2106x 利用 Link进行并行处理的方法在通信中也得到广泛的应用， 例如在扩频通信中利用 2 片 ADSP2106x 也得到成功应用。利用 Link组成多 DSP 互连系统方法灵活，除上面所述外，还可根据实际情况进行处理。不同的应用需要的处理能力不同，对各个 DSP 之间，DSP 与主处理器之间的数据流量和时延要求也不同，故需要的 DSP 数目、互连方式也不同。利用 DSP 不同接口的互连方式，HPI 有利于外部主处理器对各个 DSP 进行控制，适合于主从处理器和多个 DSP 构成主从方式的互连系统。McBSP 接口简单，适用于对传输速