数电数字实验课件2010秋 - 副本 (2)

1、青岛大学电工电子实验教学中心数字电子技术基础实验多媒体讲义实验安排实验一实验一 组合逻辑电路设计组合逻辑电路设计(1) (1) 第第6周周实验二实验二 组合逻辑电路设计组合逻辑电路设计(2) (2) 第第6 6周周实验三实验三 用用VHDLVHDL语言设计编码器和译码器语言设计编码器和译码器 第第8周周实验四实验四 计数器及其应用计数器及其应用 第第10周周实验五五实验五五时序逻辑电路设计时序逻辑电路设计 第第12周周实验六实验六 555555集成定时器及其应用集成定时器及其应用 第第1414周周实验七实验七 数字电路综合设计数字电路综合设计 第第1414周周实验八实验八 用用VHDL语言设计

2、计数器语言设计计数器 第第1616周周实验九实验九 实验考试实验考试 第第1818周周 1、进入实验室必须穿鞋套或专用工作鞋；2、学生进入实验室后按学号次序对号入座，一人一组；3、学生入座后应首先按照指导教师提示检查本次实验所需的仪器、元件是否完整，如发现缺失或损坏立即报告指导教师处理；4、爱护公物设施，严格按照实验要求和操作规程进行实验，因违章操作造成设备损坏需按学校规定进行赔偿，并视情节给予处分；实验室管理规定5、实验完成后应关掉仪器及电路电源，将实验台整理干 净，仪器、元件摆放整齐， 导线扎成一捆，凳子归位，经指导教师检查同意后方可离开；6、自觉保持环境卫生，不得在实验室内吃零食，乱扔纸

3、 屑，不要将水杯带入实验室，不得用计算机上网或玩游戏。7、如发现不遵守规定或其它影响实验室正常工作的行为指导教师可进行批评教育直至取消其实验资格。8、实验报告应于实验完成后2天内由课代表负责收齐交到办公室（503房间），并在下次实验前2天取回。9、不预习者，不得进行实验。不预习者，不得进行实验。关于实验考试关于实验考试一、考试形式一、考试形式 以实验操作为主，并有少量提问。以实验操作为主，并有少量提问。二、考试内容二、考试内容 从做过的所有实验，包括思考题中随机抽取。从做过的所有实验，包括思考题中随机抽取。三、实验成绩三、实验成绩 最终成绩包括：实验考试成绩最终成绩包括：实验考试成绩30%，实

4、验报告成绩，实验报告成绩35%， 平日出勤、抽测平日出勤、抽测35%。四、免试条件四、免试条件 实验报告成绩优秀，全勤，平时抽测成绩良好。实验报告成绩优秀，全勤，平时抽测成绩良好。 不能参加实验必须提前请假，并补做实验。 缺勤2次以上，不得参加考试，实验成绩记零分。关于实验报告书写法 本实验报告书分预习报告与实验报告两部分。本实验报告书分预习报告与实验报告两部分。 一、预习报告的内容主要包括：一、预习报告的内容主要包括： 1实验目的实验目的 2. 实验内容：题目、实验内容：题目、所需的电路图、所需的电路图、器材，预器材，预期结果。期结果。 3实验指导书预习要求中所要求回答的问题实验指导书预习要

5、求中所要求回答的问题 预习报告应在实验进行前完成，在到达实验室预习报告应在实验进行前完成，在到达实验室时交实验教师检查。时交实验教师检查。二、实验报告的内容包括：二、实验报告的内容包括：1 1 仪器与材料（实际用到的）。仪器与材料（实际用到的）。2 2实验题目、真值表、表达式、电路图及测试实验题目、真值表、表达式、电路图及测试数据。数据。3 3 分析、讨论和结论分析、讨论和结论( (即实验结果、误差原因的即实验结果、误差原因的分析，故障分析，实验的收获心得体会、对实分析，故障分析，实验的收获心得体会、对实验的建议等验的建议等) )。4 4 思考题。思考题。1 2 3 4 5 6 714 13

6、12 11 10 9 81A 1B 1Y 2A 2B 2Y GNDVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （2输入端四与非门）见见75页页数字电子技术实验的一般过程数字电子技术实验的一般过程1 1、预习（主要完成理论准备和实验设计）；、预习（主要完成理论准备和实验设计）；2 2、仿真（初步验证实验方法设计的正确性，并、仿真（初步验证实验方法设计的正确性，并进行必要的修改）；进行必要的修改）；3 3、实物连接并进行实测（进一步检验实验设计、实物连接并进行实测（进一步检验实验设计的正确性并获得实验数据）；的正确性并获得实验数据）；4 4、完成实验报告；、完成实验报告；5

7、5、总结实验经验。、总结实验经验。一、数字万用表简介一、数字万用表简介测电压测电压测电阻测电阻交、直交、直流转换流转换二、数字实验箱简介二、数字实验箱简介实验前实验前-用万用表用万用表“欧姆挡欧姆挡”检测导线，检测导线，每次使用完，应将万用表置于测电压档每次使用完，应将万用表置于测电压档位。位。 注意事项总电源开关总电源开关直流电源输出端直流电源输出端公共接地端公共接地端各种信号输出区各种信号输出区指示灯指示灯数码管数码管集成块插座集成块插座扩展区扩展区集成电路有缺集成电路有缺口一侧向左口一侧向左1 2 3 4 5 6 714 13 12 11 10 9 81A 1B 1Y 2A 2B 2Y

8、G N DVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （ 2输 入 端 四 与 非 门 ）AC=AB= ABBF1 2 3 4 5 6 714 13 12 11 10 9 81A 1B 1Y 2A 2B 2Y GNDVCC 4B 4A 4Y 3B 3A 3Y7400 74LS00 （2输入端四与非门）见见75页页1 2 3 4 5 6 714 13 12 11 10 9 8A1 B1 NC C1 D1 Y1 GNDVCC D2 C2 NC B2 A2 Y27420 74LS20 （4输入端双与非门）OUTPUTS1 2 3 4 5 6 7 816 15 14 13 12

9、11 10 94 5 6 7 A B CVCCD2 D1 DD Y W SD4 D5 D6 D7 A BD3C3 2 1 0 Y WGNDDATA INPUTSDATAINPUTS74151 74LS151(八选1数据选择器）STROBEDATA SELECT集成电路块使用时的注意事项 必须接5V直流电源，且电源极性不能接反。 多输入端门电路中不使用的输入管脚或控制管脚应按照实际有效状态可靠接地或接高电平。 门电路的输出管脚不可直接接电源端（包括电源正极或接地端）或信号源端。 对于门电路，可通过检查其基本逻辑状态来检验其好坏。1 1熟悉集成门电路的使用方法。熟悉集成门电路的使用方法。2 2掌握

10、用中、小规模集成电路设计组合逻辑电路掌握用中、小规模集成电路设计组合逻辑电路 的方法。的方法。3 3了解排除组合逻辑电路故障的一般方法。了解排除组合逻辑电路故障的一般方法。一、实验目的一、实验目的实验一实验一 组合逻辑电路的设计组合逻辑电路的设计二、实验设备和二、实验设备和器材器材 数字实验箱 万用表 计算机 74LS138 1片 74LS20 1片 74LS00 2片 74LS283 1片 74LS153 1片 74LS151 1片 导线：若干三、实验内容三、实验内容一、基本内容一、基本内容1、检查与非门。2、半加器。二、设计内容二、设计内容1.用74LS138和74LS20设计全减器，完成

11、测试状态表（四组） 。2.用74LS138和74LS00设计比较器，完成测试状态表（四组） 。3.用双4选1数据选择器74LS153和门电路74LS00实现全加器,完成测试状态 表（四组） 。4.公共场所电灯控制逻辑电路设计,完成测试状态表（四组） 。5.用一片四位并行全加器74283设计一个余3码转换成8421代码的转换电路, 完成测试状态表（四组）。6.用二片四位并行全加器74283和必要的门电路设计个8421BCD码的加法器 电路,完成测试状态表（四组） 。其中其中1 15 5必做，必做，6 6选做。选做。四、实验步骤四、实验步骤1、检查与非门、检查与非门2、半加器、半加器3、3-8译码

12、器实现全减器和比较器设计译码器实现全减器和比较器设计4、余余3 3码转换成码转换成84218421代码代码5、数据选择器实现全加器、数据选择器实现全加器6、其它可选电路设计、其它可选电路设计注：注： 对设计性题目可以先仿真再接线。对设计性题目可以先仿真再接线。设计性题目实验报告写法设计性题目实验报告写法例：用例：用74LS138和和74LS20设计一位全加器设计一位全加器（1）根据题目要求写出（全加器的）真值表为：）根据题目要求写出（全加器的）真值表为：输入输出ABCISCO0000000110010100110110010101011100111111（2）再写出）再写出74LS138的功能

13、表：的功能表：输入输出G1G2A+G2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y70XXXX11111111X1XXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110根据功能表写出逻辑函数式：根据功能表写出逻辑函数式： S=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 + A2A1A0 =Y =Y1 1+Y+Y2 2+Y+Y4 4+Y+Y7 7=Y=Y1 1Y Y2 2Y

14、 Y4 4Y Y7 7CO=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 +A2A1A0 = Y = Y3 3+Y+Y5 5+Y+Y6 6+Y+Y7 7= Y= Y3 3Y Y5 5Y Y6 6Y Y7 7根据逻辑函数式画出电路图：根据逻辑函数式画出电路图：S COCIBA输入输出ABCISCO00110011011001011111按电路图接线并测试四组数据：按电路图接线并测试四组数据：一位全加器功能测试表（任选四组数据）一位全加器功能测试表（任选四组数据）经接线测试，能够满足设计要求，设计完成。经接线测试，能够满足设计要求，设计完成。用一片四

15、位并行全加器用一片四位并行全加器74LS283接成一个余接成一个余3码转换码转换成成8421代码的转换电路代码的转换电路 十进制数十进制数8421码码余余3码码00000001110001010020010010130011011040100011150101100060110100170111101081000101191001110074LS283输入常数输入常数的方法（的方法（1101）用二片四位并行全加器用二片四位并行全加器74LS283和必要的门电路设和必要的门电路设计一个计一个8421BCD码的加法器（设：加数与被加数都码的加法器（设：加数与被加数都是是 8421BCD码）码）1

16、2 3 4 5 6 7 816 15 14 13 12 11 10 9VCCC4GND74283 74LS283(四 位 二 进 制 全 加 器 ）M 2M 1M2B2 A2M 1A1 B1C0B3 A3M3M4A4 B4M 3M4B1 A1A4 B4B3 A3B2 A2CICOA1 iBiAiBiSi判别判别逻辑逻辑(9时时) +6(C L RC L KDQP RQC L RC L KDQP RQ带 置 位 、 复 位 、 正 触 发 ）V cc 2 R d D2 2 C P 2 S d Q2 Q2 1 R d D1 1 C P 1 S d Q1 Q1 G N D2

17、、测试74LS192和74LS161集成计数器的逻辑功能。VCC D0 RD BO CO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND1 2 3 4 5 6 7 874LS19216 15 14 13 12 11 10 9 输入 输出RdLDCPu CPd D3D2D1 D0Q3Q2Q1Q01 00000 0 d3d2d1 d0d3d2d1d00 1 1 加计数0 1 1 减计数74192的功能表的功能表异步清零异步清零 异步置数异步置数Q3Q2Q1Q0RdCPuLD&“1”有效状态：有效状态：00000101CPd“1”CPQ3Q2Q1Q0RdCPuLD&“0”有效状

18、态：有效状态：00010101D3D2D1D0“1”CPdCP“1” 输输 入入 输输 出出 CP RD LD ET EP A B C D QA QB QC QD x 0 x x x x x x x 0 0 0 0 1 0 x x A B C D A B C D x 1 1 0 x x x x x 保持保持 x 1 1 x 0 x x x x 保持保持 1 1 1 1 x x x x 计数计数 74lLS161功能表功能表异步清零、同步置数异步清零、同步置数1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC A B C D PQA QB QC QDLOADCKA

19、B C DGNDOUT INPUTSCLOCKDATA INPUTSCLEARENABLETENABLERIPPLECARRYOUTPUTRIPPLECARRYOUTPUTQA QB QC QD74160 74LS161 可预置 BCD计数器（异步清除）RDLDETEP3、设计任意进制计数器：（1）分别用74LS192和74LS161用置数法设计模为6的计数器，有效序列为 16循环（要求用 1Hz CP脉冲观察计数结果）（2）用74LS161用复位法设计模为21的计数器，有效序列为020循环（要求用 1Hz CP脉冲观察计数结果）（3）用两片74LS192组成2位十进制加法计数器，输入1Hz连

20、续脉冲，进行0099累加计数，输出接数码管。4、计数器应用（见实验讲义）。实验三 时序逻辑电路设计一、实验目的1、掌握同步时序逻辑电路的设计方法。2、熟悉集成触发器的逻辑功能及使用。二、实验仪器及器件1、数字实验箱 2、数字示波器3、74LS74（双D触发器） 74LS76（双JK触发器）4、74LS00 (与非门)5、74LS04（六反相器）6、74LS32 (或门)7、74LS08 (与门)三、实验内容1、用JK触发器设计一个8421码十进制同步加法器。（仿真）2、用D触发器设计一个110串行序列信号检测器。 （接线）3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图

21、4.7.2（仿真）其中，1、2必做，3选做。同步时序逻辑电路的设计过程时序逻辑问题状态转换图（表）最简状态转换图（表）电路方程式电路逻辑图逻辑抽象状态化简选定触发器的类型检查能否自启动设计示例：用用D触发器设计一个同步四相时钟发生器触发器设计一个同步四相时钟发生器四相时钟发生器Q1Q2Q3Q4CPCPQ1Q4Q3Q2图2.2.7.2 四相时钟发生器输入、输出波形图设计步骤：根据题意可知，电路是在时钟信号控制下自动从10010011 0110 1100 1001循环变化。电路没有输入变量，设输出变量为：Q4、Q3、Q2、Q1。画出状态转换图。 （规定如果起始状态不是有效状态，则下一状态自动进入1

22、001状态，以保证电路自动进入有效循环）100111000011011000010010010001010111100010101011110111101111000000011110001001100101101001011001100110011100111001100110011001101001001110011001Q2，Q1Q4，Q33、状态化简 由于电路次态Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）只取决于电路现态Q4（n）、Q3（n）、Q2（n）、Q1（n）的取值，根据状态转换图可得现态逻辑函数和次态逻辑函数的卡诺图：为了化简方便，将上图分解为四个卡诺图分别

23、表示Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）。00011110001101011111111111101011Q2，Q1Q4，Q3Q4（n+1）00011110000010010001110000100000Q2，Q1Q4，Q3Q3（n+1）00011110000010010000110000100100Q2，Q1Q4，Q3Q2（n+1）00011110001101011110111111101111Q2，Q1Q4，Q3Q1（n+1）4、由各卡诺图化简可得以下逻辑函数式：Q4（n+1）=Q1+Q3+Q4Q2+Q4Q2Q3（n+1）=Q4Q3Q2Q1+Q4Q3Q2Q1Q 2

24、（n+1）= Q4Q3Q2Q1+Q4Q3Q2Q1Q 1（n+1）= Q2+Q4+Q3Q1+Q3Q1选择触发器D触发器：Q （n+1）=DJK触发器：Q （n+1）=JQn+KQn将输出表达式化为所选触发器的形式D4=Q1+Q3+Q4Q2+Q4Q2D3=Q4Q3Q2Q1+Q4Q3Q2Q1D2= Q4Q3Q2Q1+Q4Q3Q2Q1D1= Q2+Q4+Q3Q1+Q3Q15、根据表达式画出电路图1001001101100001001001000101011110000000同步十进制加法计数器同步十进制加法计数器000111100000010010010000110101010110100001111

25、11010010000Q2，Q1Q4，Q33、状态化简 由于电路次态Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）只取决于电路现态Q4（n）、Q3（n）、Q2（n）、Q1（n）的取值，根据状态转换图可得现态逻辑函数和次态逻辑函数的卡诺图：为了化简方便，将上图分解为四个卡诺图分别表示Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）。00011110001001011001111010Q2，Q1Q4，Q3Q1（n+1）Q1n+1=Q1n00011110000101010101111000Q2，Q1Q4，Q3Q2（n+1）Q 2（n+1）= Q2nQ1n +Q4nQ2n

26、Q1n0001111000001 001110 111 1000 Q2，Q1Q4，Q3Q3（n+1）Q3（n+1）= Q3n Q2nQ1n+ Q3n Q2n+ Q3n Q1n0001111000000 001001 011 1010 Q2，Q1Q4，Q3Q4（n+1）Q4（n+1）= Q4nQ1n+ Q4nQ3n Q2nQ1n4、由各卡诺图化简可得以下逻辑函数式：Q4（n+1）= Q4nQ1n+ Q4nQ3n Q2nQ1nQ3（n+1）= Q3n Q2nQ1n+ Q3n Q2n+ Q3n Q1nQ 2（n+1）= Q2nQ1n +Q4nQ2nQ1nQ 1（n+1）= Q1n选择触发器JK触发器

27、： Qn+1=JQn + KQn将输出表达式化为所选触发器的形式J4= Q3Q2 Q1 K4 = Q1J3= K3= Q2 Q1J2= Q4 Q1 K2 = Q1J1= K1=15、根据表达式画出电路图1 2 3 4 5 6 71 4 1 3 1 2 1 1 1 0 9 87 4 7 4 7 4 L S 7 4 （ 双 D 触 发 器C L RC L KDQP RQC L RC L KDQP RQ带 置 位 、 复 位 、 正 触 发 ）V cc 2 R d D2 2 C P 2 S d Q2 Q2 1 R d D1 1 C P 1 S d Q1 Q1 G N D7476 74LS76 （ 双

28、 J-K触 发 器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9CP1 1Sd 1Rd J1 Vcc CP2 2Sd 2RdQ1 Q1 GND K2 Q2 Q2 J2K1CLRCLKQPRQCLRCLKQPRQ带 预 置 和 清 除 端 ）三、实验内容1、用JK触发器设计一个8421码十进制同步加法器。（仿真）2、用D触发器设计一个110串行序列信号检测器。 （接线）3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真）其中，1、2必做，3选做。下次实验做实验教材的实验5和实验6预习要求：提前设计实验6实验五 用555定时器及其应用一、实验目的1、熟悉555定时器的工作原理2、熟悉555定时器的功能及使用方法3、熟悉由555定时器组成的脉冲信号产生与变换电路及定时电阻、电容对振荡周期和脉冲宽度的影响。 二、实验器材1、数字电路实验箱2、示波器3、555定时器1个4、集成电路插座1个5、5.1K电阻模块2个，2K电阻模块1个6、47uF，0.1uF，0.01uF电容模块各1个7、10K电位器模块1个555定时器定时器电压比较器的功能：电压比较器的功能： v+ v-，vO=1 v+ v-，vO=0 两个电压比较