第八章双极型集成电路4

1、18-7 双极型数字电路的版图设计双极型数字电路的版图设计IC设计是根据电路指标，首先设计出在集成设计是根据电路指标，首先设计出在集成电路工艺中可以实现的电路，再根据有关的电路工艺中可以实现的电路，再根据有关的设计设计规则规则，将电路图转变成一张硅平面工艺的复合图，将电路图转变成一张硅平面工艺的复合图，即即总版图总版图，进而制出一套硅表面上各道工序的光，进而制出一套硅表面上各道工序的光刻掩膜版。利用这套掩膜版，按一定的工艺流程刻掩膜版。利用这套掩膜版，按一定的工艺流程进行生产，就可以作出符合原设计指标的集成电进行生产，就可以作出符合原设计指标的集成电路。路。IC设计的目标是设计出用最低成本就可

2、实现设计的目标是设计出用最低成本就可实现预定指标的预定指标的IC，这就要求设计者具有线路、工艺、，这就要求设计者具有线路、工艺、设计甚至经济管理方面的知识。设计甚至经济管理方面的知识。28-7-1 VLSI设计过程简介设计过程简介3 一、一、VLSI从设计到制造，需要经过若干步骤，简要将从设计到制造，需要经过若干步骤，简要将其概括如下：其概括如下： 1、系统规范化说明（、系统规范化说明（System Specification） 包括系统功能、性能、物理尺寸、设计模式、制造工包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。艺、设计周期、设计费用等等。 2、功能设计（、

3、功能设计（Function Design） 将系统功能的实现方案设计出来。通常是给出系统的将系统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。时序图及各子模块之间的数据流图。 3、逻辑设计（、逻辑设计（Logic Design） 这一步是将系统功能结构化。通常以文本、原理图、这一步是将系统功能结构化。通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。示设计结果。44、电路设计（、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。电路设计是将逻辑设计表达式转换成电路实

4、现。5、物理设计（、物理设计（Physical Design or Layout Design） 物理设计或称版图设计是物理设计或称版图设计是VLSI设计中最费时的一设计中最费时的一步。它要将电路设计中的每一个元器件包括晶体步。它要将电路设计中的每一个元器件包括晶体管、电阻、电容、电感等以及它们之间的连线转管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图信息。换成集成电路制造所需要的版图信息。6、设计验证（、设计验证（Design Verification） 在版图设计完成以后，非常重要的一步工作是版在版图设计完成以后，非常重要的一步工作是版图验证。主要包括：图验证。主要

5、包括：设计规则检查（设计规则检查（DRC）、版版图的电路提取（图的电路提取（NE）、电学规则检查（）、电学规则检查（ERC）和寄生参数提取（和寄生参数提取（PE）。）。5系统描述功能设计逻辑设计电路设计物理设计设计验证芯片制造X=(AB*CD)+(A+D)+(AD+C)6 二、二、VLSI设计中的问题设计中的问题1、成本问题、成本问题 VLSI的成本包括：设计费用、制造费用及此过程中工的成本包括：设计费用、制造费用及此过程中工程师的工资。程师的工资。2、设计正确性要求、设计正确性要求 设计的正确性是设计的正确性是IC设计中最基本的要求。设计中最基本的要求。IC设计一旦完设计一旦完成并送交制造厂

6、生产后，再发现有错误，就需要重新制成并送交制造厂生产后，再发现有错误，就需要重新制版、重新流片，这会造成巨大的损失。因此，要保证版、重新流片，这会造成巨大的损失。因此，要保证100的设计正确性。的设计正确性。3、设计过程的计算机辅助设计、设计过程的计算机辅助设计 计算机在集成电路设计中的作用是不可取代的。如果说计算机在集成电路设计中的作用是不可取代的。如果说集成电路在最初发展阶段可以用手工进行设计的话。那集成电路在最初发展阶段可以用手工进行设计的话。那麽，如今集成电路设计离开计算机进行辅助设计是无法麽，如今集成电路设计离开计算机进行辅助设计是无法实现的。实现的。7目前，计算机辅助设计软件及工具

7、几乎渗透了目前，计算机辅助设计软件及工具几乎渗透了VLSI设计的各个步骤中：工艺模拟、器件模拟、电路分析、设计的各个步骤中：工艺模拟、器件模拟、电路分析、逻辑验证、版图验证及参数提取、布图工具、综合工逻辑验证、版图验证及参数提取、布图工具、综合工具、封装工具具、封装工具.。8910Intel Pentium (IV) microprocessor11 4、VLSI设计的可测试性问题设计的可测试性问题 测试在测试在VLSI设计中是一个十分重要的课题。设计中是一个十分重要的课题。测试的意义在于检查电路是否能按设计要求正测试的意义在于检查电路是否能按设计要求正常工作。随着常工作。随着VLSI功能的日

8、趋复杂，测试费功能的日趋复杂，测试费用所占的比例明显增大，虽然芯片测试是在用所占的比例明显增大，虽然芯片测试是在VLSI生产过程当中进行的，但是为了减小测生产过程当中进行的，但是为了减小测试所需要的资源，往往在电路设计阶段就要考试所需要的资源，往往在电路设计阶段就要考虑其可测试性的问题，增强测试的简易性。具虑其可测试性的问题，增强测试的简易性。具体做法是在已有的逻辑设计基础上添加一些专体做法是在已有的逻辑设计基础上添加一些专门用于测试的辅助电路。门用于测试的辅助电路。12 三、三、 VLSI的设计方法的设计方法 VLSI设计方法学旨在人工干预设计与设计方法学旨在人工干预设计与CAD工具之间工具

9、之间的交互过程中取得尽可能高的设计效率。的交互过程中取得尽可能高的设计效率。1、VLSI设计的一般形式设计的一般形式 层次式设计层次式设计是是VLSI设计中最广泛使用的方法，它可设计中最广泛使用的方法，它可以简化以简化VLSI设计的复杂性。层次式设计方法分为设计的复杂性。层次式设计方法分为自自顶向下顶向下和和自底向上自底向上两种方法。两种方法。 层次化设计分为三个域：层次化设计分为三个域：行为域、结构域和几何域。行为域、结构域和几何域。2、IC层次式设计方法层次式设计方法(以自顶向下的设计方法为例以自顶向下的设计方法为例) 系统级、功能级、寄存器传输级、门级、电路级、版系统级、功能级、寄存器传

10、输级、门级、电路级、版图级（物理级）。图级（物理级）。133、 VLSI设计描述 设设计计级级别别 行行为为描描述述 结结构构描描述述 几几何何描描述述计计算算机机描描述述 功功能能级级算法流程图 方块图 VHDL 寄寄存存器器 传传输输级级有限状态机 状态图 方框图 VHDL 门门 级级 卡诺图 布尔方程 逻辑图 VHDL 逻辑模拟 晶晶体体管管级级 网络方程 电路图YAL、 SPICEDEF/LEF 版版图图级级电子、空穴等传输方程设计规则、工艺要求 版 图CIF、EDIF、GDS214 对于不同的设计层次，都需要用计算机来进行对于不同的设计层次，都需要用计算机来进行辅助设计。因此，需要有

11、一套计算机能处理的辅助设计。因此，需要有一套计算机能处理的语言来描述设计结果和设计要求。语言来描述设计结果和设计要求。VHDL(Very High-speed Integrated Circuit Hardware Description Language) 。 SPICE是一种用于电路分析的软件工具，它本是一种用于电路分析的软件工具，它本身规定了一套电路描述方法。身规定了一套电路描述方法。DEF/LEF及及YAL都是专门用于布图设计的电路都是专门用于布图设计的电路描述语言。描述语言。CIF是一种几何描述语言，它用来描述物理版是一种几何描述语言，它用来描述物理版图，该语言是工业界的标准格式，它

12、与另外的图，该语言是工业界的标准格式，它与另外的两种版图描述语言两种版图描述语言GDS2、EDIF之间可以相互之间可以相互转换。转换。158-7-2 人工版图设计的一般过程人工版图设计的一般过程 人工设计对人工设计对EDA来说，仍是最基本的，特别来说，仍是最基本的，特别是需要人工干预时有重要的参考价值是需要人工干预时有重要的参考价值一、准备工作一、准备工作 1、深刻理解电路参数和电路结构。要了解：、深刻理解电路参数和电路结构。要了解： A：各个元件在电路中的各种工作状态：各个元件在电路中的各种工作状态 B：元件的参数对元件状态的影响，进而：元件的参数对元件状态的影响，进而对电路指标的影响对电路

13、指标的影响 C：元间的图形，横向及纵向尺寸对元件：元间的图形，横向及纵向尺寸对元件参数的影响参数的影响 D：元件间的相互影响：元件间的相互影响 这样才能设计出好的版图，才能根据试生产这样才能设计出好的版图，才能根据试生产的结果，找到调整版图的途径的结果，找到调整版图的途径16 2、了解工艺特点及工艺水平：、了解工艺特点及工艺水平： 版图设计以能在特定的生产线实现作为最起版图设计以能在特定的生产线实现作为最起码的条件。一个好的设计，应可发挥出生产线码的条件。一个好的设计，应可发挥出生产线的最大潜力，不仅能能够达到电路的参数指标，的最大潜力，不仅能能够达到电路的参数指标，而且要有较高的成品率，使成

14、本降低。所以，而且要有较高的成品率，使成本降低。所以，电路设计时就要求根据工艺确定电路结构及选电路设计时就要求根据工艺确定电路结构及选用的元件。版图设计是更要把工艺水平作为设用的元件。版图设计是更要把工艺水平作为设计的基础。计的基础。 17二、人工版图设计的一般过程：二、人工版图设计的一般过程： 大致可分为大致可分为逻辑级、门级、晶体管级、版图级逻辑级、门级、晶体管级、版图级4个步骤。个步骤。n+n+SGD+DEVICECIRCUITGATEMODULESYSTEM18逻辑级逻辑级19门级门级20晶体管级晶体管级21版图级版图级22从晶体管级到版图级的步骤从晶体管级到版图级的步骤1、在明确了电

15、路指标的情况下，估算出对各元件的要求、在明确了电路指标的情况下，估算出对各元件的要求2、根据生产线的情况确定版图设计的基本尺寸和设计规、根据生产线的情况确定版图设计的基本尺寸和设计规则，代工时由代工厂提供。则，代工时由代工厂提供。 基本尺寸有：基本尺寸有： 1）掩模图形最小线宽（尺寸）掩模图形最小线宽（尺寸）：主要由光刻水平决：主要由光刻水平决定，决定了版图中最小图形的宽度定，决定了版图中最小图形的宽度 2）掩模图形最小间距：掩模图形最小间距：指在保证较高成品率的基础指在保证较高成品率的基础上，相邻图形间所需要的最小间距。上，相邻图形间所需要的最小间距。 23最小间距主要由下列因素决定：最小间

16、距主要由下列因素决定： A：掩膜对准容差掩膜对准容差XMAT：指设计的图形位置指设计的图形位置和实现后图形位置之间的统计平均误差和实现后图形位置之间的统计平均误差 XMAT分为一次对准容差分为一次对准容差XMAT1和二次对和二次对准容差准容差XMAT2 B：横向扩散横向扩散0.8Xj ：结深的：结深的80 C：耗尽层宽度耗尽层宽度Wd：与工作电压，衬底的电阻：与工作电压，衬底的电阻率及掺杂浓度有关率及掺杂浓度有关 D：最坏情况下的最小间距最坏情况下的最小间距Gmin：额外加上的，：额外加上的，一方面是一方面是“保险系数保险系数“，一方面也包含了其他，一方面也包含了其他没有考虑的因素没有考虑的因

17、素 24 设计规则设计规则 IC设计与工艺制备之间的接口设计与工艺制备之间的接口 制定目的：使芯片尺寸在制定目的：使芯片尺寸在尽可能小尽可能小的前提下，的前提下，避免线条宽度的偏差和不同层版避免线条宽度的偏差和不同层版套准偏差套准偏差可能可能带来的问题，尽可能地带来的问题，尽可能地提高电路制备的成品率提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平下，根据实际工艺水平(包括光刻特性、刻蚀能包括光刻特性、刻蚀能力、对准容差等力、对准容差等)和成品率要求，给出的和成品率要求，给出的一组同一组同一工艺层及不同工艺层之间几何尺寸

18、的限制一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出膜图形的断裂、连接和一些不良物理效应的出现。现。25图形最小间距图形最小间距由于一般设计规则由厂家提供，大家重点要了解每个间由于一般设计规则由厂家提供，大家重点要了解每个间距的含义。在这里我们只简单推导三个参数作为例子。距的含义。在这里我们只简单推导三个参数作为例子。1、DB-B孔2、DB-I3、DC-I1、DB-B孔：孔：是基极接触孔和基区扩散孔之间

19、的最小间距。它决定是基极接触孔和基区扩散孔之间的最小间距。它决定了基极接触孔在基区的位置。对它的要求是保证在工作中基极了基极接触孔在基区的位置。对它的要求是保证在工作中基极金属不与集电结接触。由于是在已有了发射区、基区后才刻引金属不与集电结接触。由于是在已有了发射区、基区后才刻引线孔，因此是两个图形中间的套刻。故掩膜对准容差取线孔，因此是两个图形中间的套刻。故掩膜对准容差取XMAT25.5m，比一次对准，如发射极引线孔中的，比一次对准，如发射极引线孔中的XMAT1要大要大1m。 DB-B孔孔 XMAT2GminWdcB0.8Xjc2、DB-I：基区扩散孔与隔离扩散孔的间距，对它的要求是在工作中

20、：基区扩散孔与隔离扩散孔的间距，对它的要求是在工作中基区不与隔离区穿通基区不与隔离区穿通 DB-I XMATGmin0.8XjI0.8XjCWdI-epi Wdc-epi XjI为隔离结结深。为了使隔离结两侧的耗尽层不短接，隔离扩散为隔离结结深。为了使隔离结两侧的耗尽层不短接，隔离扩散的深度应超过的深度应超过实际实际外延层厚度的外延层厚度的25。（外延层厚度有增有减）。（外延层厚度有增有减）。一般可用最大外延层厚度再加一般可用最大外延层厚度再加25来估计。外延层来估计。外延层6.50.5，那，那么么XjI71258.753、DC-I：集电极：集电极n引线孔到隔离槽的最小间距。要求集电极金属不引

21、线孔到隔离槽的最小间距。要求集电极金属不与隔离区穿通与隔离区穿通 DC-I XMAT2Gmin0.8Xje0.8XjIWdI-epi 5.5+1+0.81.5+0.88.75+0.9 15.6 取取DC-I16讨论讨论讨论：图形最小间距是为了保证元件在规定的使用条件下讨论：图形最小间距是为了保证元件在规定的使用条件下安全可靠地工作而设定的。为了保证成品率而稍加放大安全可靠地工作而设定的。为了保证成品率而稍加放大横向扩散取横向扩散取0.8Xj是对是对衬底而言的。它有时对减小间衬底而言的。它有时对减小间距有利，可减去距有利，可减去0.8Xj；而有时又不利，则应加上；而有时又不利，则应加上0.8Xj

22、Wd表示势垒在加反向偏压时的展宽，主要向浓度低的一表示势垒在加反向偏压时的展宽，主要向浓度低的一侧展开。尽管管子有时不是两个结都反偏，但应以最坏侧展开。尽管管子有时不是两个结都反偏，但应以最坏情况考虑情况考虑上面的推导没有考虑上面的推导没有考虑Al互连线。实际制作中，要求互连线。实际制作中，要求Al条要条要完全覆盖住引线孔，并且完全覆盖住引线孔，并且Al条之间不能小于条之间不能小于XMATGmin。考虑了。考虑了Al条后，上面推导的有些尺寸还要放大。条后，上面推导的有些尺寸还要放大。这样就得到这样就得到最小尺寸晶体管最小尺寸晶体管 侧壁采用侧壁采用PN结隔离非常占面积。如果侧壁采用绝缘介质结隔

23、离非常占面积。如果侧壁采用绝缘介质隔离，底部仍用反偏隔离，底部仍用反偏PN结隔离，这可得到如图所示的结隔离，这可得到如图所示的NPN管结构。它的面积只有管结构。它的面积只有PN结隔离的结隔离的1/4。结电容只。结电容只有有1/6。但要采用先进的等平面工艺和离子注入技术。但要采用先进的等平面工艺和离子注入技术DC-IDB-B 孔DB-IP+n+n+n+nepiP+PSi无耗尽层PBEEEBCCPnnnnnP-Si263、设计电路中各元件的初步图形和尺寸、设计电路中各元件的初步图形和尺寸 设计完后用电脑或人工进行核算，检验初步设计设计完后用电脑或人工进行核算，检验初步设计的元件是否满足电路指标的要

24、求。当然在排线时，的元件是否满足电路指标的要求。当然在排线时，还要对元件图作某些修改。对晶体管主要是核算：还要对元件图作某些修改。对晶体管主要是核算：BVCBO、BVCEO、ICM、FT、rCS、rbb等，对等，对电阻主要是阻值及误差范围，对电容主要是容量电阻主要是阻值及误差范围，对电容主要是容量及击穿电压。核算的依据是使用条件（电流、电及击穿电压。核算的依据是使用条件（电流、电压）及工艺参数（扩散的浓度、深度、杂质分布压）及工艺参数（扩散的浓度、深度、杂质分布类型、外延层的厚度、电阻率、氧化层厚度等）类型、外延层的厚度、电阻率、氧化层厚度等）274、划分隔离区、划分隔离区(确定隔离岛的数目确

25、定隔离岛的数目)： 隔离要占去隔离要占去3040的芯片面积，的芯片面积，隔离岛越多，浪费的芯片面积就越大，所隔离岛越多，浪费的芯片面积就越大，所以要尽量减少隔离岛的数目。以要尽量减少隔离岛的数目。凡凡集电极电位集电极电位相同的纵向相同的纵向NPN管都可放在管都可放在一个一个N型岛内。集电极电压不同的则必须放型岛内。集电极电压不同的则必须放在不同的隔离区。在不同的隔离区。基极电位相同的横向基极电位相同的横向PNP管可放在一起。管可放在一起。二极管的处理与二极管的处理与NPN管相同。管相同。对于基区扩散电阻，由于放电阻的对于基区扩散电阻，由于放电阻的N区接最区接最高电位，故高电位，故多个电阻多个电

26、阻可放在一起。另外，可放在一起。另外，电阻两端电位低于电阻两端电位低于NPN管集电极电位的，管集电极电位的，也可与也可与NPN管放在一起。管放在一起。为提高成品率，压焊点各占一个隔离区。为提高成品率，压焊点各占一个隔离区。285、排版与布线：、排版与布线： 主要是确定芯片上元件的相互位置及引线主要是确定芯片上元件的相互位置及引线孔的位置，使元件间实现孔的位置，使元件间实现无交叉互连无交叉互连。随着集。随着集成度的提高，互连线越来越复杂，往往需要多成度的提高，互连线越来越复杂，往往需要多次反复才能完成。一般可利用电阻的扩散区、次反复才能完成。一般可利用电阻的扩散区、晶体管的接触孔、双基或双集晶体

27、管解决交叉。晶体管的接触孔、双基或双集晶体管解决交叉。实在无法避免交叉时，可利用实在无法避免交叉时，可利用“磷桥磷桥”过渡。过渡。但这会增加隔离岛。因此排版布线应尽量使交但这会增加隔离岛。因此排版布线应尽量使交叉减到最少。叉减到最少。6、由上述步骤可直接得到掩膜总图，然后分解、由上述步骤可直接得到掩膜总图，然后分解出各次光刻的掩膜板，进行投片。出各次光刻的掩膜板，进行投片。 29注意注意：对于电阻、电容、二极管这些无：对于电阻、电容、二极管这些无源元件，都是在制作晶体管的过程中一源元件，都是在制作晶体管的过程中一起作出的，因此它们的图形都起作出的，因此它们的图形都包含在制包含在制作晶体管的各次

28、光刻版中作晶体管的各次光刻版中。例如：。例如： 硼扩散版图包含了各个硼扩散版图包含了各个NPN管的基管的基区，还包含了硼扩电阻的图形区，还包含了硼扩电阻的图形 磷扩散版图包含了各个磷扩散版图包含了各个NPN管的发管的发射区、欧姆接触的射区、欧姆接触的n区、磷桥、区、磷桥、 沟道沟道电阻的电阻的n区等区等308-7-3 IC中的元件设计中的元件设计 在数字电路中，主要元件有晶体管、在数字电路中，主要元件有晶体管、二极管和电阻，电容不常用，下面分别二极管和电阻，电容不常用，下面分别介绍。介绍。 31一、一、晶体管版图设计晶体管版图设计单基极管：适用于电流较小，单基极管：适用于电流较小，fT较高的场

29、合较高的场合双基极管：双基极管：双基极双基极双集电极双集电极：集电极串联电阻：集电极串联电阻rCS ，Vces ，Imax 双射极双集电极：双射极双集电极：rCS 32多射极管：多射极管： “长脖子基区长脖子基区” 作用：减小输入漏电流作用：减小输入漏电流I1HVccI1HrbbR1D1D2D3T1Rbb表示长脖基区的体电阻，表示长脖基区的体电阻，D1、D2表示长脖基区各段与集电极构成表示长脖基区各段与集电极构成的的PN结。结。原理：原理：T1未饱和时，未饱和时，bc结反偏，结反偏，D1 、D2截止，截止，Rbb相当于加在相当于加在R1上上 当当T1饱和时，饱和时，bc结正偏，结正偏，D1正向偏压最大，有电流从正向偏