第3-2章组合逻辑功能器件

1、3.4.1 3.4.1 编码器编码器3.4.2 3.4.2 译码器译码器3.4.3 3.4.3 数据选择器数据选择器3.4.4 3.4.4 数据分配器数据分配器3.4.5 3.4.5 数值比较器数值比较器3.4.6 3.4.6 半加器、全加器半加器、全加器编码编码：将具有特定意义的信息（：将具有特定意义的信息（数字、字符数字、字符）编成若干位）编成若干位某种进制代码的过程。某种进制代码的过程。具有编码功能的电路具有编码功能的电路编码器编码器对对N个信号进行编码时，可以用个信号进行编码时，可以用公式公式2nN来确定需要来确定需要使用的二进制数的位数使用的二进制数的位数n（4线线2线，线，8线线3

2、线，线，16线线4线）线）编码器可能有若干个输入，在某一时刻只有一个输入编码器可能有若干个输入，在某一时刻只有一个输入信号能被转换为二进制码。信号能被转换为二进制码。 一、一、二进制编码器：将某一信息编成二进制代码。二进制编码器：将某一信息编成二进制代码。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不同的组合，可以表种不同的组合，可以表示示N （ = 2n ）个信号。）个信号。编码器的分类：编码器的分类：普通编码器普通编码器：任何时候只允许一个编码输入信号有：任何时候只允许一个编码输入信号有效，否则输出就会发生混乱。效，否则输出就会发生混乱。优先编码器优先编码器：允许同时

3、输入两个以上的有效编码信：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的能按预先设定的优先级别，只对其中优先权最高的一个进行编码。一个进行编码。普通编码器普通编码器优先编码器优先编码器1. 普通普通8线线3线编码器线编码器 把把8个输入信号用个输入信号用3位二进制来表示位二进制来表示 特点：特点： 任何时刻，多个输入信号中，只能有一个任何时刻，多个输入信号中，只能有一个输入为高电平（低电平），其余则为低电平输入为高电平（低电平），其余则为低电平（高电平（高电平)，输出为一组，输

4、出为一组3位二进制数。位二进制数。 列真值表时，无需列出输入变量的所有取列真值表时，无需列出输入变量的所有取值组合，只需写出满足输入条件的取值组合，值组合，只需写出满足输入条件的取值组合，其他取值状态可取为约束项（无关项）。其他取值状态可取为约束项（无关项）。 1. 普通普通8线线3线编码器线编码器8线线3线线编码器编码器 8线线3线编码器线编码器I0I1I2I3I4I5I6I7Y2Y1Y0（1） 逻辑框图逻辑框图 三位二进制码输出三位二进制码输出8输输入入端端（2 2）逻辑功能表）逻辑功能表1. 普通普通8线线3线编码器线编码器输输 入入输输 出出I0 I1 I2 I3 I4 I5 I6 I

5、7 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1Y2 Y1 Y00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 8线线3线编码器真值表线编码器真值表76542IIIIY 75310IIIIY 编码器的输入为高电平有效。编码器的输入为高电平有效。76321IIIIY (约束条件）约束条件）任何时刻只允任何时刻只允许输入一个编码信号，无许输入一个编码信号，无

6、需写出输入变量的所有取需写出输入变量的所有取值组合。值组合。1. 普通普通8线线3线编码器线编码器（3） 逻辑图逻辑图111I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 3位二进制编码器位二进制编码器76542IIIIY 76321IIIIY 75310IIIIY 该电路存在的问题：该电路存在的问题：当所有的输入都为当所有的输入都为0时，电时，电路的输出路的输出Y2Y1Y0 = ？Y2Y1Y0 = 000和真值表中第一行和真值表中第一行1000000010000000（I0=1）的输出编码相同，无）的输出编码相同，无法区分哪个是输入信号法区分哪个是输入信号I0=1 的编码。的编码。普通

7、编码器不能同时输入普通编码器不能同时输入两个已上的有效编码信号。两个已上的有效编码信号。1. 普通普通8线线3线编码器线编码器电路设计中必须予以解电路设计中必须予以解决。例如键盘输入电路，决。例如键盘输入电路，应设置表示该输出为无应设置表示该输出为无效的指示信号。效的指示信号。111I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 3位二进制编码器位二进制编码器2. 键盘输入键盘输入8421BCD码编码器码编码器（1 1） 逻辑图逻辑图S&1ABCD+5V1kS0S1S2S3S4S5S6S7S8S9键控键控8421码编码器原理电路码编码器原理电路 十个按键十个按键低电平有效低电平有

8、效 输出代码输出代码控制使能标志控制使能标志 S=0无键按下无键按下无键按下时无键按下时A=B=C=D=0输出输出=1有有S0=0键按下键按下 S=11 0 区分了区分了无键按下无键按下和和有有S0=0键按下键按下 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A 十个按键十个按键 输出代码输出代码控制使能标志控制使能标志 2. 键盘输入键盘输入8421BCD码编码器码编码器（1 1） 逻辑图逻辑图 输输 入入输输 出出S9S8S7S6S5S

9、4S3S2S1S0ABCDGS 111111111100000 111111111000001 111111110100011 111111101100101 111111011100111 111110111101001 111101111101011 111011111101101 110111111101111 101111111110001 011111111110011 该编码器为输入低电平有效该编码器为输入低电平有效2. 键盘输入键盘输入8421BCD码编码器码编码器（2 2）功能表）功能表 GS=0表示无信号输入，表示无信号输入，无键无键按下。按下。解决了普通编码器不能同时解决了

10、普通编码器不能同时输入两个有效编码信号问题。输入两个有效编码信号问题。例：例：将将0、1、2、7这八个十进制数码编成二进这八个十进制数码编成二进制代码。制代码。 八线八线-三线编码器三线编码器设八个输入设八个输入端为端为I1 I8八种状八种状态，与之对应的态，与之对应的输出设为输出设为F1、F2、F3，共三位二进，共三位二进制数。制数。设计编码器的过程与设计一般的组合逻辑电路设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图逻辑表达式并进行化简，最后画出逻辑图。F1F2F3I1I4

11、I0I6I7I2I3I5I0 I1 I2 I3 I4 I5 I6 I7 F3 F2 F1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 功能表功能表75311IIIIF 7531IIII 763276322IIIIIIIIF 765476543IIIIIIIIF 任何时刻只允许输入任何时刻只允

12、许输入一个编码信号，无需写出一个编码信号，无需写出输入变量的所有取值组输入变量的所有取值组合。合。75311IIIIF 76322IIIIF 76543IIIIF I1I2I3I4I5I6I7I0F3F2 F18-3 编码器逻辑图编码器逻辑图&1111111 3. 优先编码器优先编码器 优先编码器的提出：优先编码器的提出： 如果有两个或更多如果有两个或更多输入信号有效，将会出输入信号有效，将会出现输出混乱。现输出混乱。 必须根据轻重缓急，规定好这些外设允许操作的必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。先后次序，即优先级别。 识别多个编码请求信号的优先级别，并进行

13、相应识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为编码的逻辑部件称为优先编码器优先编码器。4 线线2 线优先编码器（设计）线优先编码器（设计）（1）列出功能表）列出功能表输输 入入输输 出出I0I1I2I3Y1Y010000010001 1010 11133210IIIIY 3321IIIY 高高低低（2）写出逻辑表达式）写出逻辑表达式（3）自行画出逻辑电路）自行画出逻辑电路 3. 优先编码器优先编码器 33210IIIIY 3321IIIY 11I1I2I3I0&1&1Y1Y04. 集成编码器集成编码器 2 3 4 5 6 7 1 EI 1 1 1 1 1 1

14、1 1 1 1 1 1 1 & & & & & & & & & & & & & 1 1 1 A2 A1 A0 GS EO 0 8个信个信号输入号输入端端071个使个使能输入能输入端端EI3个编码个编码输出端输出端 A2A01个编码个编码器工作状器工作状态标志态标志1个输出个输出使能标志使能标志1） 集成集成优先编码器优先编码器74LS148逻辑图逻辑图 I0 I1 I2 I3 I4 I5 I6 I7 EO 74148 EI A0 A1 A2 GS 1234567891011121314151

15、64567EIA2A1GNDVCCEOGS3210A0引脚图引脚图 简化框图简化框图2）优先编码器优先编码器74LS148的引脚图、简化框图的引脚图、简化框图低电平低电平有效有效3）优先编码器优先编码器74148的逻辑功能表的逻辑功能表 输输 入入输输 出出 EI01234567A2A1A0GSEO11111101111111111110000000100100101001101001001110110100111110001001111110101001111111100100111111111101EI=1，电路不工作，电路不工作，GS = EO =1， A2 A1 A0 =111 EI=

16、0，电路工作，无有效低电平输入，电路工作，无有效低电平输入，电路工作，电路工作，无编码输入无编码输入 A2 A1 A0 =111， GS = 1，EO=0 ；EI=0，电路工作，输入，电路工作，输入07分别有低电平输入时，分别有低电平输入时，电路工作，电路工作，有编码输入有编码输入 A2 A1 A0为为07的编码的编码（反码反码）输出，输出，GS =0 ， EO =1。 EO，GS的不同编码可区分三种的不同编码可区分三种A2A1A0=111的情况的情况4） 集成电路编码器集成电路编码器74LS148的应用的应用 例例3-9 用二片用二片74LS148构成构成16位输入、位输入、4位二进制码输出

17、的优位二进制码输出的优先编码器如图所示，试分析其工作原理。先编码器如图所示，试分析其工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 最低位最低位最高位最高位DCBA1 1 1 1 D C B A1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 012345670

18、1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 891011121314150 0 0 0 D C B A负逻辑负逻辑4位二进制编码位二进制编码前前8位位D=1后后8位位D=04） 集成电路编码器集成电路编码器74LS148的应用的应用 例例3-9 用二片用二片74LS148构成构成16位输入、位输入、4位二进制码输出的优位二进制码输出的优先编码器如图所示，试分析其工作原理。先编码器如图所示，试分析其工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 741

19、48() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 111最低位最低位最高位最高位DCBA片片、均无编码请求均无编码请求 EI2=1, EO2=EI1=1，EO1 =1 ， GS1=GS2=1 .DCBA=1111=11 1 1 11=14)4) 集成电路编码器集成电路编码器74148的应用的应用 例例3-9 用二片用二片74LS148构成构成16位输入、位输入、4位二进制码输出的优位二进制码输出的优先编码器如图所示，试分析其工作原理。先编码器如图所示，试分析其

20、工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 101 片有编码请求，片有编码请求，EI2=0 , EO2=1=EI1 , GS2=0，片不工作，片不工作，GS1 =1，EO1=1。高高8位位 I8 I15 的编码的编码最低位最低位最高位最高位DCBADCBA=1111DCBA=0=1=0=0=14) 集成电路编码器集成电路

21、编码器74148的应用的应用 例例3-9 用二片用二片74LS148构成构成16位输入、位输入、4位二进制码输出的优位二进制码输出的优先编码器如图所示，试分析其工作原理。先编码器如图所示，试分析其工作原理。 I0 I1 I2 I3 I4 I5 I6 I7 I8I9 I10 I11 I12 I13 I14 I15 EO EI 74148() 74148() A0 A1 A2 A0 A1 A2 GS GS2 GS1 GS &A &B & C& GS D EI2 EO2 EO1 EI1 000 片有编码请求，且片有编码请求，且片无编码请求（处于片无编码请求（处于开机但

22、无键按下），开机但无键按下），EI2=0, EO2=0=EI1，GS2=1。片工作，片工作，GS1=0。EO1=1。低低8位位 I0 I7 的编码的编码最低位最低位最高位最高位DCBADCBA=0DCBA=1=0=0=1级别级别最高最高级别级别最低最低=1译码是编码的逆过程，即将某二进制编码翻译成电路译码是编码的逆过程，即将某二进制编码翻译成电路的某种状态。的某种状态。一、二进制译码器一、二进制译码器 ：将输入的将输入的n个不同个不同二进制代码二进制代码译译成成2n种电路状态。也叫种电路状态。也叫n-2n线译码器线译码器。例如：计算机中的地。例如：计算机中的地址译码电路。址译码电路。译码器的输

23、入译码器的输入 一组二进制代码一组二进制代码译码器的输出译码器的输出一组高低电平信号一组高低电平信号常用类型常用类型:2线线 4线译码器线译码器 型号型号: 74LS1393 线线 8线译码器线译码器 型号型号: 74LS1384 线线 16线译码器线译码器 型号型号: 74LS1541. 二进制译码器二进制译码器 x0 x1 xn-1 y0 y1 1 ny EI 使能输入使能输入 二进制二进制译码器译码器 当使能输入端当使能输入端EI为有效电平时，对应每一组输入为有效电平时，对应每一组输入代码，输出端中只有一个为有效电平，其余输出端代码，输出端中只有一个为有效电平，其余输出端则为相反电平。则

24、为相反电平。 n 个输个输入端入端1个输入使个输入使能端能端EI2n个输个输出端出端输 入输出EIABY3Y2Y1Y0HHHHHLLLHHHLLLHHHLHLHLHLHHLHHLHHH2. 2线线 - 4线译码器的逻辑电路线译码器的逻辑电路BAEIY 1ABEIY 3 EI 1 A 1 1 & & & & y0 y1 y2 y3 B BAEIY 0BAEIY 2功能表功能表. 74LS138集成译码器集成译码器 G1 G2A G2B A B C 1 1 1 1 1 1 & & & & & & & &

25、 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 & 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C G2A G2B G1 Y7 GND VCC Y1 Y2 Y3 Y4 Y5 Y6 Y0 A B C 74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B 3 3个个输输入入端端3 3个个控控制制端端8 8个个输输出出端端1) 74LS138译码器电路译码器电路 2) 74138集成译码器功表能集成译码器功表能 输 入输 出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7HHHHHHHHHXHHHHHHHHHL

26、HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHLABCY 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7一个一个3 3线线88线译码器能产生三变量函数的全部最小项。线译码器能产生三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。3) 74138的应用举例的应用举例例例1 用用74138组成脉组成脉

27、冲信号变换电路冲信号变换电路 A B C C B A 74138 +5V E G1 G2A G2B Y1 Y0 Y2 Y3 Y5 Y6 Y7 Y4 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 Z Y X A B C 74138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 & F +5V G1 G2A G2B 74138工作条件工作条件 ： G1=1，G2A=G2B=0例例1 用一个用一个3 3线线88线译码器实现函数线译码器实现函数3) 集成译码器集成译码器74LS138的应用举例的应用举例:XYZZYXZYXZYXF ZYXY 0ZYXY 2ZYXY 4XYZ

28、Y 7XYZZYXZYXZYXF 74207420YYYYYYYYF例例2 用用3 3线线88线译码器实现线译码器实现4 4线线1616线译码器线译码器3) 集成译码器集成译码器74LS138的应用举例的应用举例:Y0Y1Y2Y3Y4Y5Y6G2AG2BG1CBA74LS138()Y0Y1Y2Y3Y4Y5Y6Y7G2AG2BG1CBA74LS138() 1CBADY0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15Y774LS138的扩展的扩展D=0时，片时，片工作，译工作，译码范围为：码范围为：00000111 Y0Y7有输有输出。出。实现译码器位数扩展实现译码器位数

29、扩展D=1时，片时，片工作，译工作，译码范围为：码范围为：10001111Y8Y15有输有输出。出。. 集成二集成二-十进制译码器十进制译码器 74LS42 12345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：将功能：将8421BCD码码译成为译成为10个状态输出。个状态输出。 4个个输输入入

30、端端10个个输输出出端端功功 能能 表表十进制数BCD输入输 出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于对于BCD代码以外的伪码（代码以外的伪码（10101111这这6个代码）个代码）Y0 Y9 均无低电平信号产生。均无低电平信号产生。 . 集成二集成二十进制译码器十进制译码器7

31、442bcdfe 脉冲信号脉冲信号 计数器计数器 译码器译码器 驱动器驱动器 显示器显示器 KHz . 七段显示译码器七段显示译码器 a b c d e f g a b c d e f g （1 1）最常用的显示器有：半导体发光二极管和液晶显示器。）最常用的显示器有：半导体发光二极管和液晶显示器。 共阳极显示器共阳极显示器共阴极显示器共阴极显示器显示器分段布局图显示器分段布局图agVCCabcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz 共阴极显

32、示器共阴极显示器. 七段显示译码器七段显示译码器 （2）集成电路显示译码器）集成电路显示译码器7448逻辑图逻辑图4 4个输入端个输入端3 3个控制端个控制端7 7个输出端个输出端（2）集成电路显示译码器）集成电路显示译码器74LS487448功能框图功能框图ABCagb.LTRBIBI/RBO7448（2）集成电路显示译码器）集成电路显示译码器74LS48十进制或功能输 入BI/RBO输出字形LTRBIDCBAabcdefg0HHLLLLHH H HHHHL1HLLLHHL H HLLLL2HLLHLHH H LHHLH3HLLHHHH H HHLLH9HHLLHHH H HHLHH消 隐脉

33、冲消隐灯 测 试 LL L LLLLLHLLLLLLL L LLLLLL HH H HHHHH逻辑功能逻辑功能 （2）集成电路显示译码器）集成电路显示译码器7448功能输 入BI/RBO输出字形LTRBIDCBAabcdefg消 隐脉冲消隐灯 测 试 LL L L LLLLHLLLLLLL L L LLLLL HH H H HHHH逻辑功能逻辑功能 灭灯输入灭灯输入BI/RBO：该控制端有时作为输入，有时作为输出。：该控制端有时作为输入，有时作为输出。当当BI/RBO用作输入且用作输入且BI=0时，无论其他输入端是什么电平，时，无论其他输入端是什么电平，所有各段输出所有各段输出ag为为0，所以

34、字形熄灭，故称，所以字形熄灭，故称“消隐消隐” 。 动态灭零输入动态灭零输入RBI：当：当LT=1，RBI=0且输入代码且输入代码 DCBA=0000时，各段输出时，各段输出ag均为低电平，与均为低电平，与BCD码相应的字形熄灭，码相应的字形熄灭，故称故称“灭零灭零” 动态灭零输出动态灭零输出RBO：BI/RBO作为输出使用时，受控于作为输出使用时，受控于LT和和RBI。当。当LT=1且且RBI=0，输入代码，输入代码DCBA=0000时，时，RBO=0；若若LT=0或者或者LT=1且且RBI=1，则，则RBO=1。 试灯输入试灯输入LT： 当当LT=0时，时，BI/RBO是输出端，且是输出端

35、，且RBO=1，此，此时无论其他输入端是什么状态，所有各段输出时无论其他输入端是什么状态，所有各段输出ag均为均为1，显，显示字形示字形8。S0S1D3D2D1D0Y3.4.3 数据选择器（数据选择器（MUX）一、功能：从多路数据中选择一路信号进行一、功能：从多路数据中选择一路信号进行传输的电路，称为传输的电路，称为数据选择器数据选择器。控制信号控制信号输入信号输入信号输出信号输出信号数据选择器类似一个数据选择器类似一个单刀多掷选择开关单刀多掷选择开关。选择。选择哪一路信号由相应的一组控制信号控制。哪一路信号由相应的一组控制信号控制。1 1、2 2选选1 1数据选择器数据选择器1 1&

36、 & &D D0 0D D1 1A A 1 1Y Y A YA Y 0 0 D D0 0 1 1 D D1 1Y Y= = ADAD0 0 + + ADAD1 1输入数据输入数据输出数据输出数据控制信号控制信号集成化集成化D D0 0D D1 1Y YA A型号型号:74LS157:74LS157二、结构及符号：二、结构及符号：4 选选 1 数据选择器数据选择器 B A EI 1 1 1 D0 D1 D2 D3 & 1 Y 4 4 路数据路数据输入端输入端2 2 位地址位地址码输入端码输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出

37、端（1）逻辑电路）逻辑电路0 0 B A EI 1 1 1 D0 D1 D2 D3 & 1 Y D0D1D2D30 11 01 1EIBADEIABDEIABDEIABDY3210 =10输 入输出使能地址ENBAY 10000D0001D1010D2011D3=0功能表功能表 E N D0 D1 D2 D3 D4 D5 D6 D7 A B C 1 1 1 1 1 1 1 & 1 Y 1 W 8 8 路数据路数据输入端输入端3 3 个地址个地址输入端输入端1 1个使能个使能输入端输入端2 2个互补个互补输出端输出端74LS151的逻辑图的逻辑图1） 集成电路数据选择器集成电路数

38、据选择器74LS151的逻辑图的逻辑图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 D3 D2 D1 D0 Y EN GND C B A D7 D6 D5 D4 VCC W D7WYEN74LS151D6D5D4D3D2D1D0CB A74LS151功能框图功能框图74LS151引脚图引脚图输输 入入输输 出出使使 能能选选 择择YWENCBAHXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7D当当EN=0时，时，Y的表达式为的表达式为: 当当EN=1时，时，Y=0 。 输

39、出无效。输出无效。 70iiiDmY 如如CBA=100, m4=1,其余最小其余最小项项 =0， 所以所以 Y=D4 作逻辑函数产生器作逻辑函数产生器 EN C B A D00 D01 D02 D03 D04 D05 D06 D07 D0 D1 D2 D3 D4 D5 D6 D7 EN C B A D0 D1 D2 D3 D4 D5 D6 D7 EN C B A D10 D11 D12 D13 D14 D15 D16 D17 Y Y0 Y Y0 Y Y1 Y Y1 74LS151 74LS151 （1）位的扩展）位的扩展:二位八选一的二位八选一的连接方法连接方法（2）字的扩展）字的扩展:16

40、选选1数据选择器：数据选择器：数据输入端：数据输入端：16路路通道地址码：通道地址码：4位。位。 D C B D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D4 D5 D6 D7 EN C B A D0 D1 D2 D3 D4 D5 D6 D7 EN C B A D0 D1 D2 D3 D4 D5 D6 D7 Y Y Y Y A 1 74LS151 74LS151 1 Y 16选选1数据选择器数据选择器16选选1数据选择数据选择器的连接器的连接（1）数据选择器组成逻辑函数产生器）数据选择器组成逻辑函数产生器当当EN=0时：输出时：输出Y的表达式为的表达式为: 控制控制

41、Di ，就可得到不同的逻辑函数。，就可得到不同的逻辑函数。D7WYEN74LS151D6D5D4D3D2D1D0CB A0a、将函数变换成最小项表达式、将函数变换成最小项表达式b、将使能端、将使能端EN接低电平接低电平c、地址信号、地址信号C、B、A作为函数的输入变量作为函数的输入变量d、数据输入、数据输入D0D7作为控制信号作为控制信号 组成函数产生器的一般步骤组成函数产生器的一般步骤 70iiiDmY例例4.3.1 试用试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数 L = m3D3+ m5D5+ m6D6+ m7D7D3=D5=D6=D7=1 ，D0=D1=D2=

42、D4=0 ，时，时 L=XYZ+XYZ+XY 74LS151 X Y Z D0 D1 D2 D3 D4 D5 D6 D7 D7 EN 0 1 解：解：XYZYXYZXL ZXYXYZZYXYZXL 将逻辑函数化为最小项表达式：将逻辑函数化为最小项表达式：74151的输出即的输出即为逻辑函数为逻辑函数L。 当当 L 74LS151 Q2 D0 D1 D2 D3 D4 D5 D6 D7 0 Q1 Q0 C B A 1 0 0 1 1 0 1 EN 计计数数器器 CP CP 0 L 0 0 1 0 0 1 1 1 0 t t 000 001 010 011 100 101 110 111 00101

43、0011100101110111=D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1（2）用）用8选选1数据选择器实现并行数据到串行数据的转换数据选择器实现并行数据到串行数据的转换并并 入入串串 出出八选一数据选择器八选一数据选择器三位二三位二进制进制计数器计数器 D1D7D2000D0=D0=0 数据分配器：相当于有多个输出的数据分配器：相当于有多个输出的单刀多掷开单刀多掷开关关，将从一个数据源来的数据分时送到多个不同，将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路的通道上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号

44、 Y0 Y1 Y7 用用138可作数据分配器可作数据分配器输输 入入输输 出出G1G G2B2BG G2 2A ACBAY0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表 例：用译码器实现数据分配器例：用译码器实现数据分配器 数数据据输输入入 D 74138 G2A A0 A1 A2 G2B G

45、1 D 数数据据输输出出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 地地址址 输输入入 EN 00=3 .4. 5 数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等）仅比较两个数是否相等-同同比较器比较器。（2）除比较两个数是否相等外，还要比较两个）除比较两个数是否相等外，还要比较两个数的大小。数的大小。一、同比较器一、同比较器1、一位同比较器（一位同比较器（同或门同或门,异或非门异或非门） Ai BiGi0 00 11 01 11相同相同0相异相异0相异相异1相同相同AiBiGi=11iiiiiiiGABABAB 二、一位大小比较器二、一位大小比较器输输入入

46、输输出出 A B AB A=B ABA B0A0 B0A0 = B0A1 = B1A1 = B1A1 = B1010A1 B1FA=BFABA0 B0A1 B1输 出输 入表表4.4.24.4.2当高位（当高位（A1、B1）不相等时，无需比较低位（）不相等时，无需比较低位（A0、B0），），两个数的比较结果由高位比较的结果决定。两个数的比较结果由高位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。当高位相等时，两数的比较结果由低位比较的结果决定。FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A

47、1=B1)(A0BIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 = B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 B0LHLA3 = B3A2 = B2A1 = B1A0 = B0HLLHLLA3 = B3A2 = B2A1 = B1A0 = B0LHLLHLA3 = B3A2 = B2A1 = B1A0 = B0HLLHA3 = B3A2 = B2A1 = B1A0 = B0HHLLLLA3 = B3A2 = B2A1 = B1A0 = B0LLLHHL4 位数值比较器74LS85功能表用两片用两片7485组成组成8位数值比较器

48、（串联扩展方式）。位数值比较器（串联扩展方式）。 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 低位片低位片高位片高位片低四位低四位高四位高四位输出输出 在位数较多且要满足一定的速度要求时采取并联方在位数较多且要满足一定的速度要求时采取并联方式，它比串联扩展方式工作速度快。式，它比串联扩展方式工作速

49、度快。 2. 集成数值比较器的位数扩展集成数值比较器的位数扩展 A0 B0 A12 B12 IAB IA=B IAB FAB FAB C3 A1 B1 A2 B2 A3 B3 A15 B15 A8 B8 A0 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A4 B4 A0 B0 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA=B IAB FAB FAB C0 A1 B1 A2 B2 A3 B3 B0 A1 B1 A2 B2 A3 B3 A0 0 0 1 0 0 1 0 0 1

50、0 0 1 0 0 1 FAB FAB FA=B C4 IAB IA=B IAB 用用7485组成组成16位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12输出输出3.4.6 半加器和全加器半加器和全加器1 1 0 11 0 0 1+二进制加法举例：二进制加法举例： A=1101, B=1001 计算计算 A+B。011010011加法运算的基本规则加法运算的基本规则：(1) 逢二进一。逢二进一。(2) 最低位是两个数的最低位的叠加，没有低位进位。最低位是两个数的最低位的叠加，没有低位进位。(3) 其余各位都是三

51、个数相加，包括被加数、加数其余各位都是三个数相加，包括被加数、加数和低位来的进位。和低位来的进位。(4) 任何位相加都可能产生两个结果：本位和、向任何位相加都可能产生两个结果：本位和、向高位的进位。高位的进位。用半加器实现用半加器实现用全加器实现用全加器实现一、半加器一、半加器半加运算不考虑从低位来的进位。设：半加运算不考虑从低位来的进位。设： A-被加数；被加数；B-加数；加数；S-本位和；本位和；C-进位。进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 真值表真值表BABABAS ABC 逻辑图逻辑图=1&ABSC半加器半加器ABCS逻辑符号逻

52、辑符号HA如果想用与非门组成半加器，则将上式用代数法变如果想用与非门组成半加器，则将上式用代数法变换成与非形式：换成与非形式：由此画出用与非门组成的半加器由此画出用与非门组成的半加器:ABBABABAB)BA(ABBAABABABABAS )(ABBABA &ABSCABSCCOABABCHA二二 全加器全加器能同时进行本位数和相邻低位的进位信号的加法能同时进行本位数和相邻低位的进位信号的加法运算。运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiii CBACBACBACBAS1iii1iii1

53、iii CBACBACBA)()(1iii1iii1iii1iiii CBACBACBACBAC()iiiii 1ABAB C 1ii1iiii1iii1iii1iii1iiiiCACBBACBACBACBACBAC或经卡诺图化简得或经卡诺图化简得：COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiCiiiii- 1()ABAB C电路符号电路符号由异或门构成由异或门构成全加器全加器逻辑图逻辑图二二 全加器全加器用与非门构成全加器用与非门构成全加器72&ABCSF674()FX XXCABCABC 15()SX XABC AB 二二 全加器

54、全加器用与非门构成全加器用与非门构成全加器 (P55图图3-9）SC用与非门构成全加器用与非门构成全加器iSiii 1i 1ABCSCiCiiiii- 1i-1()ABAB CCSC如果想用半加器构成全加器，则将式中有关项如果想用半加器构成全加器，则将式中有关项用半加器代替：用半加器代替：Ci-1HAHA1BASCi-1CSiiiCABiiSABii 1SSCii-1CCSCBABABAS ABC 三、多位数加法器三、多位数加法器4位串行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAiiSiC101ACB1SBii-1CAiiSiC212ACB2SBii-1

55、CAiiSiC323ACB3SC3补码和反码的关系式补码和反码的关系式 : N补补=N反反+1。 在实际应用中，通常是将减法运算变为加法运算来处理，在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。即采用加补码的方法完成减法运算。P182附录附录B1. 反码和补码反码和补码这里只讨论数值码，即数码中不包括符号位。这里只讨论数值码，即数码中不包括符号位。原码原码自然二进制码自然二进制码反码反码将原码中的所有将原码中的所有0 0变为变为1 1，所有，所有1 1变为变为0 0后的代码。后的代码。反码与原码的一般关系式：反码与原码的一般关系式：N反反=（2n 1） N原

56、原补码补码N补补=2n N原原原码：原码：0 0 0 1 0 1反码：反码：1 1 1 0 1 01 1 1 1 1 1补码：补码：1 1 1 0 1 1用全加器采用加补码完成减法运算用全加器采用加补码完成减法运算1）A B 0的情况。的情况。5-1=？ 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 1 0 0 补码和反码的关系式补码和反码的关系式 : N补补=N反反+1。进位反相进位反相借位借位2）A B 0的情况。的情况。1-5=？ 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位借位 1 1 1 0 0 进位反相进位反相 0

57、1 0 1- 0 0 0 1 0 1 0 0 0 0 0 1- 0 1 0 1- 0 1 0 0 结果表明，在结果表明，在AB 0时，时，结果为正数，借位信号为结果为正数，借位信号为0，所得的差就是差的原码。所得的差就是差的原码。在在AB 0时，结果为负数，时，结果为负数，借位信号为借位信号为1，所得的差是，所得的差是差的绝对值的补码。差的绝对值的补码。减法运算的原理减法运算的原理完成完成A与与B的补码相加。的补码相加。完成不同情况的差值处理：完成不同情况的差值处理： 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 0 0 1 A 1 0 1 0 B反反 + 1

58、 0 1 1 0 0 1借位信号为借位信号为0时，差值为正数，时，差值为正数，电路以原码形式输出，电路以原码形式输出，输出结果加输出结果加0000即可。即可。 0 1 0 0 + 0 0 0 0 借位信号为借位信号为1时，差值为负数，时，差值为负数，需将结果求补得差值原码，即需将结果求补得差值原码，即取取反加反加1。 0 0 1 1 + 1 0 1 0 0 A B 0A B 0A=0101 B=0001A=0001 B=0101由加补码完成减法运算的减法器的电路由加补码完成减法运算的减法器的电路 D3 D2 D1 B3 A3 B2 A2 V 借位信号借位信号 B3 B2 B1 B0 =1 =1 =1 =1 A3 A2 A1 A0 四位加法器四位加法器 2 S3 S2 S1 S0 四位加法器四位加法器 1