传统电子设计与EDA设计的比较

1、传统电子设计与EDA设计的比较1 .传统电子设计1.1 传统电子设计从传统的基础层面上讲，电子设计（这里就是指传统设计）将有限个电子组件组装连接起来，实现预期的功能性目的，这也是电子设计的传统理念。自电子设计诞生以来，这种观点作为一种具有可操作性的理念，也基本符合电子设计工艺本身的特性，即便是我们在考虑嵌入式系统及软件定义的功能性等较为新颖的的概念时也是适用的。电子产品设计传统理念的特征就是，它本身就只考虑电子产品内部元件。因此,在创建可实现产品本身差是化的设计过程中，这也是传统电子设计存在的问题。传统电子设计仅从器件本身去考虑问题，在市场中难以实现可持续的特色化。这种体验越来越取决于外部互联

2、系统的表现，包括用户自身所处的环境（PC和本地网络）以及外部广城网结构（公司服务器和网络化服务）的表现。以串联稳压电路为代表的线性电源技术在不同的电子时代其具体实现方式由电子管，晶体管过渡到了集成电路但其基本电路原理却没有本质性的变化，以“通电即开，恒定电压供给”为默认属性来定义电子产品中各个部分的电源供给，已成为传统电子产品设计的潜在规则。随着电子技术，信息技术在人们生活中的不断渗透，为人类服务的电子产品在数量上不断增加，其能量消耗已大大超过了人们生活中照明所用的能源，从另一角度考虑，转换效率非常的低，体积相对现代电子设计的产品的体积较大，重量也相对较大，功率较高。电源技术是单纯的提供恒定的

3、电压的静态供电模式在实践中，传统电子设计电路系统执行速度慢、提供特性少，组件技术成本高，这使产品场外价格处于市场劣势。这一趋势就需要提供以电子产品为中心的理念所定义的全新或改进型产品设计方案。1.2 传统电子的设计流程一般说来，电子制作的步骤无非是设计电路，采购相应的分立元件和集成电路，在实验电路板上搭成电路进行调试，然后制作和组装印刷线路板，如果电路比较复杂，有五六块甚至十余块集成电路，或者有译码器、存储器、A/D、D/A转换器等，则需要进行比较规范的设计制作。这种设计制作主要分为两个阶段，即设计、实验阶段和谓试鉴定阶段，具流程如图1所示。在第一阶段，也就是设计、实验阶段，首先进行方案设计和

4、电路设计，根据电路需要采购各种元器件，有时还要制作些专用的测试仪器，然后设计、加工印刷电路板（PCB）,焊接元器件，再对这块印刷电路板进行试验。如果有问题，还要对电路进行修改。这是个十分繁琐的工作。如果实验不顺利，元器件不合适，还要去采购其它器件。在第二阶段，也就是调试鉴定阶段，把实验后确定下来的印刷电路板再行加工，进行电路板的调试和性能检测。对于产品还要进行例行试验。如果电路复杂，则难于一次成功，有时还得反复修改电路。如若对构思的电路原理图是否完全正确可行，心中没有充分的把握，还不能冒然通电试验，即使采用了一些限流、限压等保护应急措施，第次合闸通电时，心中难免有些紧张.特别是强电，小则瞬间元

5、件冒烟烧毁,大则贵重仪器报废，这是常有的事。完成电路系铺或系统中的共一模块的设计|>直标凝京与的式I图1传统电子的设计流程1.3 传统电子设计的优缺点缺点：传统电子电路设计的验正工作很多。需要接照完成的电子电路设计图的面板或PCB板上进行调试安装，然后再用电源，信号发生器，示波器等各种测试仪表来加以验证。并且这种做法在制作测试电路板的地程当中，需要花很多的时间。容易损耗材料。这样费时又力，而且相当损耗材料。如果结果有误还要花大量的时问和精力去检查是设计的错误还是制作电路的错误。这样的做法在早期做小型电路时还可以应付，随着电路设计的规模越来越大。复杂度越来越高，这种设计的方法也不能再适应现

6、代化设计的需要。不仅仅如此，在电路板图设计时也是一个相当复杂的过程。在进行手工设计电路板图时，需要进行元件布局，绘制草图，修改草图，才能绘制出所需要的电路图。随着电子元件的增多，电路板的尺寸的减小，电路的层数也越来越多布线就成了相当的难度。导致已经无法再进行用手工设计了，另外随着元件数量的增多，各元件之间的相互干扰，各元件之间的干扰，耦合也就变得越来越复杂了。除非电路析设计的师具有相当高的设计经验和理论水平了。优点：可以制作小型小路设计，在小型的电路板设计时，元件过少，布局过快。布线明了。并且还可以节省时间。在外形上还有点美观。2 .EDA设计2.1 什么是EDAEDA是电子设计自动化(Ele

7、ctronicDesignAutomation)的缩写，在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为五金工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计

8、方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件(如CPLD、FPGA)的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。2.2 EDA的设计流程图2EDA的设计流程2.3 EDA的设计步骤1 .设计输入是使用QuartusII软件的模块输入方式、文本输入方式、Core输入方式和EDA设计输入工具等编辑器将设计者的设计意图表达出来。表达用户的电路构

9、思，同时使用分配器设定初始设计约束条件2 .编译完成设计描述后即可通过编译器进行排错编译，变成特定的文本格式，为下一步的综合做准备。3 .综合是将HDL语言、原理图等设计输入翻译成由与、或、非门RAM,触发器等基本逻辑单元组成的逻辑连接（网表），并根据目标与要求（约束条件）优化所生成的逻辑连接，输出edf或vqm等标准格式的网表文件，供布局布线器进行实现除了可以用QuartusII软件的命令综合外，也可以用第三方综合工具进行、这是将软件设计与硬件的可实现性挂钩，是将软件转化为硬件电路的关键步骤。综合后HDL综合器可生成网表文件，从门级开始描述了最基本的门电路结构。4 .布局布线布局布线的输入文

10、件是综合后的网表文件，QuartusII软件中布局布线包含分析布局布线结、优化布局布线、增量布局布线和通过反标保留分配等。5 .时序分析是允许用户分析设计中所有逻辑的时序性能，并引导市局布线满足设计中的时序分析要求。默认情况下，时序分析作为全编译的一部分自动运行，它观察和报告时序信息如建立时间、保持时间性、时钟至输出延时，最大时种频率以及设计的其它时序，可以用时序分析生成信息分析、调试和验证设计的时序性能。6 .仿真分为功能仿真和时序仿真。功能仿真主要是难正电路功能是否符合设计要求：时序仿真包含了延时信息，它能较好地反映世片的设计工作情况。可以用QuartusII集善成的仿真工具仿真。7 .编

11、程和适配是在全编译成功后，对Altera器件进行编程或配置，它包括Assemble（生成编程文件卜Programer（建立包含设计所用器件名称和选项的链式文件）、转换编程文件等。利用布局布线适配器将综合后的网表文件针对某具体的目标器件进行逻辑映射操作，包括底层器件配置、逻辑分割、逻辑优化、布局布线。该操作完成后，EDA软件将产生针对此项设计的适配报告和下载文件等多项结果。8 .功能仿真和时序仿真该仿真已考虑硬件特性，非常接近真实情况，因此仿真精度很高。9 .下载如果以上的所有过程都没有发现问题，就可以将适配器产生的文件下载到目标芯片中。10 .硬件仿真与测试。2.4 EDA电子电路的设计方法2

12、.4.1 “自顶向下”的设计方法10年前，电子设计的基本思路还是选择标准集成电路自底向上”（Bottom-Up）地构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。高层次设计给我们提供了一种自顶向下(Top-Down)的全新的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框到的划分和结构设计在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路，由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现

13、结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。2.4.2 EDA技术的基本设计方法EDA技术的每一次进步，都引起了设计层次上的一个飞跃，可以用图3说明图3EDA技术的层次变化物理级设计主要指IC版图设计，一般由半导体厂家完成，对电子工程师并没有太大的意义，因此本文重点介绍电路级设计和系统级设计。2.5EDA的优点与传统的数字电路设计平台相比，具有明显的优势。1 .支持在线编程(InSystenProgramming,ISP)1M4X7000S系列ICPLD通过嵌入IEEE1149.1(JTAG)接口支持5V在线系统配置编程方式。对于本系统而言，

14、通过该项技术可以随时对CPLD重新编写来产生不同的时序，从而满足各种设计需要。2 .极小的时钟延迟：MAX000S系列高速CPLD的最小时钟延迟可低至4.5ns,而本系统所采用的EPM7128sL084的延迟也只有5ns,这对于对时序逻辑关系有较高要求的线降CCD驱动时序设计来说是非常重要的。3 .使用标准硬件描述语言：MAX7000系列CPLD使用VHDL作为编程语言。VIDL是IEEE的工业标准硬件描述语言之-受到Alters.Xil1nx等众多EDA公司的青睐。在电子工程领域，VHDL已经成为通用的硬件描述语言，可用于大多数CPLD器件，这使得其具有较好的兼容性与可移植性。4 .使用简单:使用CPLD所需的预备知识并不多，初学者只要具有基本的数字电路知识和编程思想，就可以在短期内掌握最基本的开发方法和设计技巧，所谓硬件描述语言(HardwareDeseriptionLanguage,HDL),就是该语言能够描迷电路的功能，伯号连接关系以及时序关系。在1987年底，IEEE将美国国防部开发的VHDL语吉确定为标准硬彳描述语育，在1993年，旧EE对VIDL做了修订，公布T新版本的IDLRPIEE10761999，此后，VUDL在电子工程领域得到了广泛的应用，成为事实上的通用硬件描述语言。VHDL语言有以下特点：