双端口存储器原理试验

1、华中科技大学实验报告实验名称双端口存储器原理实验成绩实验日期第次试验指导老师陈国平专业计科班号组别学生姓名同组学生一、实验目的1, 了解双端口静态存储器IDT7132的工作特性及其使用方法2, 了解半导体存储器怎样存储和读取数据。3, 了解双端口存储器怎样并行读写，并分析冲突产生的情况。二、实验电路图3.2示出了双端口存储器的实验电路图。这里使用一片IDT7132（2048X8位），两个端口的地址输入A8-A10引脚接地，因此实际使用的存储容量为256字节。左端口的数据输出接数据总线DBUS右端口的数据输出端接指令总线IBUS。IDT7132有六个控制弓|脚：CEL#LR/W#OEL#CER#

2、RR/W#OER#CEL#LR/W#OEL舲制左端口读、写操作；CER#RR/W#OER#制右端口的读写操作。CEL粉左端口选择引脚，低电平有效；当CEL扣1时，禁止对左端口的读、写操作。LR/W舲制对左端口的读写。当LR/W#=1时，左端口进行读操作；LR/W公0时，左端口进行写操作。OEL#的作用等同于三态门，当OEL肛0时，允许左端口读出的数据送到数据总线DBUSk;当OEL肛1时，禁止左端口的数据放到DBUS因此，为便于理解，在以后的实验中，我们将OEL#H脚称为RAM_BUS批空制右端口的三个引脚与左端口的三个完全类似，这里不再赘述。有两点需要说明：（1）右端口读出的数据（更确切的说

3、法是指令）放到指令总线旧US上而不是数据总线DBUS然后送到指令寄存器IR。（2）所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入，因此我们将右端口处理成一个只读端口，已将RR/Wffl定接高电平，OER#定接地。这两点请同学好好理解。存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163,具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示。存储器地址和写入数据都由实验台操作板上的二进制开关分时给出。当LDAR世0时，AR在T2时从DBU强收来自SW7SW0勺地址；当A&quo

4、t;1=1时，在T2存储器地址加1。LDAR#口A"1不能同时有效。在下一个时钟周期,令CEL桁0,LR/W#=0,则在T2的上升沿开始进行写操作，将SW7SW0殁置的数据经DBUST入存储器。三、实验任务1,按图3,2所示，将有关控制信号和二进制开关对应接好，仔细复查一遍，然后接通电源。2,将二进制数码开关SW7-SW0（SW（为最低位）设置为00H,将其作为存储器地址置入AR然后将二进制开关的00H作为数据写入RAMK用这个方法，向存储器的10H20H30H40H单元依次写入10H20H30H和40Ho3,使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存入的数据

5、是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。4,通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3步结果相同。记录数据。5,双端口存储器的并行读写和访问冲突。将CEL#CER#时置为0,使存储器的左右端口同时被选中。当AR和PC的地址不相同时，没有访问冲突；地址相同时，由于都是读操作，也不会冲突。如果左右端口地址相同，且一个进行读操作，一个进行写操作，就会发生冲突。检测冲突的方法：观察两个端口的“忙”信号输出指示灯BUSYL和BU

6、SYR#BUSYL#/BUSYR#5(为0)时，不一定发生冲突，但发生冲突时，BUSYL#/BUSY*亮。四、实验要求1 .做好实验预习，掌握IDT7132双端口存储器的功能特性和使用方法。2,写出实验报告，内容是：(1) 实验目的。(2) 实验任务3的数据表格。(3) 实验任务4的数据表格。(4) 实验任务5的检测结果。五、实验步骤1,置DP=1,DB=0编程开关拨到正常位置。按电路图要求，将有关控制信号和二进制开关对应接好，反复检查后，接通电源数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6AR+1和PC+1两个信号接

7、地，3,将二进制数码开关SW7-SW0(SW0最低位)设置为00H,将其作为存储器地址置入AR;然后将二进制开关的00H作为数据写入RAW,用这个方法，向存储器的10H,20H,30H,40H单元依次写入10H,20H,30H,40H.任务：将00H,10H,20H,30H,40H分另I写入存储器单元00H,10H,20H,30H,40H.(1)令K0(LDAR#)=0,K2(CEL#)=1,K4(RAM_BUS#)=1,K5(CER#)=1,K6(SW_BUS#)=0.数:瑞通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状

8、态0x1x110置SW7-SW0=00H,?SW7SW6SW5SW4SW3SW2SW1SW000000000按QDBc钮，将00H打入地址寄存器AR.(2)令K0(LDAR#)=1,K2(CEL#)=0,K3(LR/W#)=0,K4(RAM_BUS#)=1,K5(CER#)=1,K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态1X00110置SW7-SW0=00H,?SW7SW6SW5SW4SW3SW2SW1SW000000000按QD®钮，将00H写入存储器00H单元.(3)重复

9、1和2,只是改变SW7-SW0别为10H,20H,30H,40H,分别将10H,20H,30H,40H?写入存储器单元10H,20H,30H,40H.实验数据记录表：存储单元地址存储单元数据/指令00H00H10H10H20H20H30H30H40H40H3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存入的数据是否正确.记录数据。(注意:禁止两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#三态门关闭.而当向AR送入数据时，双端口存储器也不能被选中.？)任务：从左端口读出存储器00H,10H,20H,30H,40H的内

10、容.(1)令K0(LDAR#)=0,K2(CEL#)=1,K4(RAM_BUS#)=1,K5(CER#)=1,K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态0X1X110置SW7-SW0=00H,?SW7SW6SW5SW4SW3SW2SW1SW000000000按QDBc钮，将00H打入地址寄存器AR.(2)先令K6(SW_BUS#)=1再令K2(CEL#)=0,K3(LR/W#)=1,K4(RAM_BUS#)=0,K5(CER#)=1,则在数据总线DBUSk显示出存储器单元00H的内容0

11、0Ho(3)重复1和2的方法，只是改变1中SW7-SW0值分别为10H,20H,30H,40H,则可在数据总线DBUSk观察到存储器单元10H,20H,30H,40H的内容分别为10H,20H,30H,40H.实验结果记录表1:存储单元地址存储单元数据/指令DBU显示结果00H00HI000I00100010H10H0001000020H20Hr001100r00030H30H1001110100040H40H010000004.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3步结果相同.记录数据。任务：从右端口读出存储器00H,10H,20H,30H,40H的内容.(1)令

12、K1(LDPC#)=0,K2(CEL#)=1,K4(RAM_BUS#)=1,K5(CER#)=1,K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#电平开关K0K1K2K3K4K5K6状态X01X110置SW7-SW0=00H,?SW7SW6SW5SW4SW3SW2SW1SW000000000按Q或钮，将00H打入PC.(2)令K6(SW_BUS#)=1,K2(CEL#)=1,K5(CER#)=1,则在指令总线旧US上显示出存储器单元00H的内容00H.重复1和2的方法，只是改变1中SW7-SW0值分别为10H,20H,30H,40

13、H,则可在指令总线旧US上观察到存储器单元10H,20H,30H,40H的内容分别为10H,20H,30H,40H.实验结果记录表2:存储单元地址存储单元数据/指令旧US显示结果00H00HI000I00100010H10H0001000020H20H:001：00:00030H30H1001110100040H40H010000005.双端口存储器的并行读写和访问冲突。(1)令K0(LDAR#)=0,K1(LDPC#)=0,K2(CEL#)=1,K4(RAM_BUS#)=1,K5(CER#)=1,K6(SW_BUS#)=0.数据通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER

14、#SW_BUS#电平开关K0K1K2K3K4K5K6状态001X110置SW7-SW0=30H,?SW7SW6SW5SW4SW3SW2SW1SW000110000按QDK钮，将30H打入地址寄存器AR和程序计数器PC.(2)置K6(SW_BUS#)=1,K3(LR/W#)=1,K4(RAM_BUS#)=0.先令K5(CER#)=0,K2(CEL#)=1,这时BUSYL指令灯不亮.令K2(CEL#)=0,这时BUSYL指令灯亮，表示左端口在右端口之后和右端口同时对同一个地址读，数据总线DBUS显示30H,指令总线旧US也显示30H.再令K2(CEL#)=1,BUSYL指示灯恢复不亮.(3)置K6(SW_BUS#)=1,K3(LR/W#)=1,K4(RAM_BUS#)=0.先令K2(CEL#)=0,K5(CER#)=1,这时BUSYR#示灯不亮.令K5(CER#)=0,这时BUSYR#示灯亮，表示右端口在左端口之后和左端口同时对同一个地址读，数据总线DBUS®示30H,指令总线旧US也显示30H.再令K5(CER#)=1,BUSYR#示灯恢复不亮.(注意：将CEL#,CER#时置为0,使存储器的左右端口同时被选中.当A济口PC的地址不相同时，由于都是读操作，也不会冲突.如果左右端口