数字电路复习提要 (1)

1、数字电路复习提要数字电路复习提要康华光教材第六版康华光教材第六版2016.6湖北民族学院信息工程学院湖北民族学院信息工程学院杨庆杨庆1 数字逻辑概论例题例题练习题练习题1 填空题填空题1）43D=（101011 ）B=（ 53 ）O=（ 2B ）H=（ 0100 0011）BCD2）127D=（1111111 ）B=（ 177 ）O=（ 7F ）H=（ 0001 0010 0111 ）BCD 3）逻辑函数的表示方法有）逻辑函数的表示方法有（ 真值表），（真值表），（ 逻辑函数表达式逻辑函数表达式 ），（），（ 逻辑图逻辑图 ），），（波形图），（卡诺图），（波形图），（卡诺图），（HDL语言描

2、述）语言描述）等六种。等六种。4）基本逻辑运算有）基本逻辑运算有（ 与与 ），（），（ 或或 ），（），（ 非非 ）三种。三种。5）将）将1225个个“1”异或起来得到的结果是异或起来得到的结果是（ 1 ）。2 选择题选择题1）函数）函数F=AB+BC，使，使F=1的输入的输入ABC组合为组合为( D )AABC=000 BABC=010 CABC=101 DABC=110 2）已知某电路的真值表如下，该电路的逻辑表达式为）已知某电路的真值表如下，该电路的逻辑表达式为( B )。 a ) Y=C; b) Y=AB+C; c) Y=ABC; d) Y=BC+C.2.逻辑代数与硬件描述语言基础逻辑

3、代数与硬件描述语言基础例题例题1.试证明试证明1.试证明试证明2.1）解：解：例题例题 用卡诺图化简逻辑函数用卡诺图化简逻辑函数解：解：卡诺图如图所示卡诺图如图所示本章练习题本章练习题2 单项选择题：1. 函数F(A,B,C)=AB+BC+AC的最小项表达式为( B ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）F1. 已知某函数F=AC+BD，该函数的反函数=（ ）。 1填空题F=2. 已知某函数DCBDABL写出其最小项表达式L=3 化简下列逻辑函数用代数法化简逻辑

4、函数用卡诺图法化简逻辑函数m(2,6,7)A+BC3. 逻辑门电路逻辑门电路练习题练习题1.填空题填空题1）数字逻辑变量可以取的值为）数字逻辑变量可以取的值为 0 和和 1 。晶。晶体管在数字电路中工作在体管在数字电路中工作在 导通导通 和和 断开断开 状态。状态。2）电路如图所示，该电路是一个）电路如图所示，该电路是一个 三输入端或非们三输入端或非们（N并并P串串 ，上串下并，上并下串），上串下并，上并下串）电路。电路。3）三态门电路的输出有高电平、低电平和（）三态门电路的输出有高电平、低电平和（ 高阻态高阻态）3种状态。种状态。 4）TTL与非门多余的输入端应接与非门多余的输入端应接 高电

5、平高电平 。 或非门或非门多余输入端应接多余输入端应接 地地 。3. 电路如图电路如图3.7.1所示，试用或非门实现所示，试用或非门实现4.4.组合逻辑电路组合逻辑电路如何消除？如何消除？ACBCBAL将逻辑表达式改为：将逻辑表达式改为：即可消除竞争冒险即可消除竞争冒险例题例题6 设计一个一位数值比较器设计一个一位数值比较器输入：两个一位二进制数输入：两个一位二进制数 A、B。 输出：输出： FBA=1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位数值比较器真值表一位数值比较器真值表10011001010101010000FA=BFABBA输输 出出输输 入入练习题练习题1

6、 填空题填空题1）如果对键盘上108个符号进行二进制编码，则至少要（ 7 ）位二进制数码。2）74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ 1011111 ）。 3）两二进制数相加时，不考虑低位的进位信号是 半半 加器。4）不仅考虑两个_加数本身_相加，而且还考虑来自 低位低位 相加的运算电路，称为全加器。01234567YYYYYYYY2 选择题选择题1）8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出012YYYA111 B. 010 C. 000 D. 101的值是（ A ）。2）已知74LS138译码器的输入

7、三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111113）十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.83.分析及设计题分析及设计题STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS1381）试用3线8线译码器74LS138和门电路实现下列函数。 CAABCBAZ),(2) 要求用与非门设计一个三人表决用的组合逻辑电路图，只要有2票或3票同意，表决就通过（要求有完整的设计过程等）

8、。3）练习4.1.14）练习4.2.65）练习4.4.86）练习4.4.217）练习4.4.278）练习4.4.34要求用与非门5.锁存器与触发器锁存器与触发器练习题练习题1. 填空题填空题1）TTL集成JK触发器正常工作时，其 和 端应接（ 高 ）电平。 2）一个 D触发器有 2 个稳态，它可存储 一 位二进制数。3) 锁存器是对脉冲 电平 敏感的存储电路，触发器是对脉冲 边沿 敏感的存储电路。4）T触发器的特性方程为：5）JK触发器当J=K=1时，构成 T 触发器。dRdS2.选择题选择题nnnQTQTQ1nn1nQBQAQ1）已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑

9、表达式为( )。ABQn+1说明00Qn保持010置0101置111Qn翻转a Qn+1 A ； b. c. d. Qn+1 B2）以下单元电路中，具有“记忆”功能的单元电路是：（ B ）A、运算放大器； B、触发器；C、TTL门电路； D、译码器；nn1nQAQAQ3.综合1）练习5.2.52）练习5.2.63）练习5.5.66.时序逻辑电路时序逻辑电路例题6.2练习题练习题1.填空题填空题1）两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100 ）位。2）某计数器的输出波形如图1所示，该计数器是（ 六 ）进制计数器。 3）计数器按CP脉冲的输入方式可分为同步计数器和异步计数器。

10、 4）n个触发器组成的计数器最多可以组成 2n 进制的计数器。 2.选择题选择题1）某计数器的状态转换图如下，其计数的容量( B )A 八 B. 五 C. 四 D. 三000001010011100101110111 2）有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01111）如图（a）所示逻辑电路，已知

11、CP为连续脉冲，如图（b） 所示，试画出Q1，Q2的波形。3. 综合题综合题2）试分析图中所示计数器电路。（1）写出驱动方程和状态方程；（2）假设初始状态Q2Q1Q0=000，试画出状态转换图，并判断它是几进制计数器；（3）判断能否自启动。3）二进制加法计数器从0 计到十进制数12时，需要个 4 触发器构成，它有 3 个无效状态。 A、4； B、3； C、8； D、163）练习6.2.44）练习6.2.85）练习6.5.136）练习6.5.157）练习6.5.167.半导体存储器半导体存储器练习题练习题1.填空题填空题1）将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的RO

12、M。该ROM有（ 11 ）根地址线，有（ 16 ）根数据读出线。2） 最高地址= 。最高地址= 。1）随机存取存储器具有( A )功能。A.读/写 B.无读/写 C.只读 D.只写2.选择题选择题3. 只读存储器一般可分为ROM, PROM和 EPROM三种。8.CPLD与与FPGA练习题：练习题：1）CPLD主要由 ，可编程内部连线和 组成。2）FPGA主要由可编程 ，可编程 和可编程 组成。3） FPGA是用 查找表 实现逻辑函数。编程基于 SRAM 。4）CPLD用可编程 实现逻辑函数。编程基于 或快闪存储器。9.脉冲波形的变换与产生脉冲波形的变换与产生练习题练习题1. 填空题：填空题：

13、 1)施密特触发器有（ ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。 2)由555定时器构成的三种电路中，（ 单稳态触发器）和（ 施密特触发器 ）是脉冲的整形电路。3)若将一个正弦波电压信号转换成同一频率的矩形波，应采用 施密特触发器 电路。 4)门电路构成的单稳态触发器的脉冲宽度tw= 0.7RC ；555定时器构成的单稳态触发器脉冲宽度tw= 1.1RC 。1）用555定时器组成的三种应用电路如下图所示，其中图（a）对应电路名称是 ，图（b）对应电路名称是 ，图（c）对应电路名称是 . 施密特触发器 ；单稳态触发器 ；多谐振荡器。2. 选择题：选择题： 1）用5G555接成的多谐振荡器如图所示。若电路参数为 R1= R2 = 5.1K C= 0.01F Vcc=