路E反向复用FPGA设计方案

1、4路E1反向复用FPGA设计方案4路E1反向复用FPGA设计方案51系统工作特点52检测和建链、拆链52.1寄存器定义52.2检测和建链过程：72.3拆链、重新建链和带宽自动调整112.4信令定义112.5复帧和宏帧132.5.1复帧的收发与同步132.5.2宏帧的收发与同步143发送模块和接受模块工作流程164系统组成功能框图215 CPU接口225.1功能225.2寄存器225.2.1 配置寄存器(REG_CONFIG)235.2.2状态寄存器245.3 CPU模块功能框图305.4 CPU接口工作特点315.4.1 CPU中断响应315.4.2 CPU对芯片复位326各模块接口信号326

2、.1 IM发送模块接口信号326.2信令插入和4E1成帧模块接口信号346.3 HDB3编码模块接口信号366.4 E1环回处理模块接口信号376.5 HDB3解码模块接口信号386.6 4E1解帧和信令提起模块接口信号396.7 IM接受模块接口信号406.8系统控制模块接口信号466.9发送状态机接口信号476.10接受状态机接口信号496.11时钟模块接口信号506.12CPU接口模块接口信号516.13主要寄存器52第9页共53页目录4路E1反向复用FPGA设计方案51系统工作特点52检测和建链、拆链52.1寄存器定义52.2检测和建链过程：72.3拆链、重新建链和带宽自动调整112.

3、4信令定义112.5复帧和宏帧132.5.1复帧的收发与同步132.5.2宏帧的收发与同步143发送模块和接受模块工作流程164系统组成功能框图215CPU接口225.1功能225.2寄存器225.2.1 配置寄存器(REG_CONFIG)23522状态寄存器245.3 CPU模块功能框图305.4 CPU接口工作特点315.4.1 CPU中断响应315.4.2 CPU对芯片复位326各模块接口信号326.1 IM发送模块接口信号326.2信令插入和4E1成帧模块接口信号346.3 HDB3编码模块接口信号366.4 E1环回处理模块接口信号376.5 HDB3解码模块接口信号386.6 4E

4、1解帧和信令提起模块接口信号396.7 IM接受模块接口信号406.8系统控制模块接口信号466.9发送状态机接口信号476.10接受状态机接口信号496.11时钟模块接口信号506.12CPU接口模块接口信号516.13主要寄存器524路E1反向复用FPGA设计方案i系统工作特点发送和接受方向同时工作，本地和远端是对称的，可以实现全双工透明传输；编码器接发送模块接口，解码器接接受模块接口，余下的接口不用，其中发送模块接口数据线接上拉电阻。上电后系统自动进行检测，只要远端也上电且E1传输链路工作正常，则经过一段时间的检测和初始化后本地和远端自动建立链路，系统进入传输状态，不管外界是否提供数据给

5、发送模块接口，系统照样处于透明传输状态，一旦有数据，自动传输。2检测和建链、拆链2.1寄存器定义发送方向：发送奇帧TS16寄存器TS16_0_T:存放本地发送E1状态号（1路）和对端发送E1的可用状态（4路，由本地接受模块检测出来）；发送偶帧TS16寄存器TS16_E_T:存放本地接受E1的通断状态（4路,由本地接受模块检测出来）；接受方向：接受奇帧TS16寄存器TS16_0_R:存放对端发送E1状态号（1路）和本地发送E1的可用状态（4路，由对端接受模块检测出来）；接受偶帧TS16寄存器TS16_E_R:存放本地发送E1通断状态（4路，由对端接受模块检测出来）；上述寄存器每2帧更新一次；接受

6、数据寄存器DATA_R，存放接受数据流一个时隙的数据；发送数据寄存器DATA_T,存放发送数据流一个时隙的数据；以接受模块为主导，使发送模块和接受模块的状态同步，本地和远端的状态同步，4路E1的状态同步。信道检测由接受模块完成，发送模块配合发送测试码。接受模块的功能：检测发送方向、接受方向的信道连通状态、超时状态。方法：检测和抽出TS16的信令进行分析。接受模块检测到本地接受E1的信道状态后，先进行本地配置，然后将检测结果通过TS16发送到对端发送模块知道，使之也进行相应的配置，这样本地接受和远端发送的配置就保持一致了。本地的发送模块和接受模块的状态并不要求同步，但要求本地收和远端发的状态保持

7、同步。发送方向TS16传接受方向E1的信道状态（由接受模块检测），接受方向TS16传来本地发送方向E1的信道状态（由对端接受模块检测，对端发送模块发送过来）。状态转换时钟：帧头信号，即在一帧结束后下一帧才进入新的状态。检测态1进入检测态2的条件是：知道本身E1信道的通断状态时才转化。一旦发现有连通的E1,则进行状态转换：连通的信道进入检测态2,断开的信道继续留在检测态1。检测态2进入初始化状态的条件是：知道本身E1信道的可用与不可用状态时才转化。TS16寄存器始终在更新，不要求严格跟状态同步。在检测态1,发送模块4路E1同时连续发送TEST1码（成基本帧）；在检测态2,发送模块4路E1同时连续

8、发送TEST2码（成基本帧）;在检测态1,接受模块检测帧同步LOF=0的时刻并开始计时；在检测态2,接受模块检测TEST2码到来的时刻并开始计时（连续收到15个TEST2码时开始计时，记满128ms为止。128ms内收到TEST2码的E1属于可用E1，未收到TEST2码的E1属于超时E1）,当然还要检测状态号。注意：对端发送TEST2码是同时的。发送模块通过监视TS16的信息来进行状态转换；接受模块自己检测，检测完毕后自动进行状态转换，同时将检测结果传到对端发送模块。2.2检测和建链过程:检测态1:复位后，发送模块和接受模块4路E1同时进入各自的检测态1;发送方向：4路同时发送TEST1码，奇

9、帧TS16传送发送方向E1状态号，偶帧TS16传接受方向E1通断状态（由接受模块检测）。接受方向：4路同时接受TEST1码，注意要检测对端发送模块是否也在检测态1，如果在传输状态，则一直等待（即检测到LOF=0时也不计时），直到对端进入检测态1（对端接受模块如果处在传输态，若收到对方的状态号为检测态1，则系统自动复位）。如：本端突然在传输态时复位了，则会出现这种情况。方法：通过检测以及抽出TS16的信令进行分析；目的：检测4路接受信道通断的状态；使接受模块进入帧同步状态；检测完毕时：对连通的接受E1，使自己进入检测态2,断开的接受E1,继续处在检测态1;检测完毕时：将检测到的接受E1信道的通断

10、状态通过改写发送偶帧TS16寄存器和发送奇帧TS16寄存器，在发送E1上即时发送出去，但发送E1仍然处在检测态1,直到接受模块收到有关发送方向E1的通断状态信息才进入检测态2（连通的发送E1进入检测态2，发送TEST2码；断开的发送E1仍然处在检测态1，继续发TEST1码）。检测过程：（1）如果4路一直没有建立帧同步，即LOS=1、AIS=1（有效），表示接受信道都断了或者不能连通，也可能是对端还没有上电；则一直等待，继续处于检测态1；（2）如果有一路先建立帧同步，即检测到：LOS=0,AIS=0,LOF=0，奇帧TS166:4=001（即检测态1）,则从LOF=0的时刻起，在本帧结束时产生一

11、个标志信号START从下一帧起开始计时，记满256ms为止。 注意如果接受到TS166:4=011（即传输态），则帧同步建立了也不计时，一直等待，直到TS166:4=001时才能开始计时； 每一路E1建立帧同步后都产生一个标志信号START,根据标志信号可以计算该路E1相对第一个建立帧同步E1的相对延时。 256ms内一直未建立帧同步的，属于断开E1，接受方向连通指示信号E1RX_OK=0； 建立帧同步的，属于连通E1，接受方向连通指示信号E1RX_OK=1； 计满256ms时，改写发送方向奇偶帧TS16寄存器，表示接受方向连通和断开E1的情况，并通过发送方向TS16告知对端； 计满256ms

12、时，连通的E1同时进入检测态2（同时是相对的，即记满256ms时，每一路的基本帧发完后才发检测态2的测试码），断开的E1信道进入检测态4,继续检测，搜索帧同步（不检测TEST1码）； 在检测态4,若搜索到帧同步，则产生系统复位信号。检测态4:只有接受模块才有检测态4目的：实时检测断开E1的连通状态，一旦连通，则产生系统复位信号。 操作：接受模块搜索帧同步码，一旦建立帧同步（不必检测TEST1码），则产生系统复位信号。 转换条件：接受模块在检测态1，当记满256ms时，可以判断连通的E1和断开的E1，断开的E1进入检测态4。检测态2:目的：检测出连通的E1信道之间的相对延时，确定可用E1和超时E

13、1:转换的条件： 接受模块：在检测态1,记满256ms时，改写接受方向连通状态寄存器和发送方向偶帧TS16寄存器（以便发送E1将接受信道的通断状态发送到对端）后即进入检测态2，断开的接受E1进入检测态4; 发送模块：一旦检测到接受方向偶帧TS16寄存器中有发送E1的通断信息，则连通的发送E1同时进入检测态2，同时发送TEST2码。断开的发送E1继续留在检测态1。操作：发送模块：连通的发送E1同时发送TEST2码；当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后，发送模块可用E1进入初始化状态，超时E1进入检测态3。接受模块：接受模块连通的E1都检测TEST2码，以第一个E1收到TES

14、T2码的时刻开始计时（连续收到15个TEST2码的时刻作为计时的起始时刻），记满128ms为止。128ms内收到TEST2码的E1属于可用E1，未收到TEST2码的E1属于超时E1），当然还要检测状态号。记满128ms时，改写发送方向奇帧TS16寄存器（表示可用E1和不可用E1）并从发送E1上传过去，使对端知道在它自己的发送E1上哪些可用，哪些不可用。然后可用E1进入初始化状态，超时E1进入检测态3。（对端发送模块知道可用E1后也进入初始化状态，超时E1进入检测态3）。在初始化状态，配置接受信道状态寄存器（可用与不可用），同时等待奇帧TS16传来本地发送信道的可用状态，一旦检测到可用E1，则发

15、送模块可用E1进入初始化状态，超时E1进入检测态3。检测态3: 目的：将超时E1独立出来，不再使用，除非其延时发生变化，则系统复位后重新检测，不超时则使用。 转换条件：发送模块：在检测态2,根据接受E1奇帧TS16寄存器（表示发送E1的可用状态）、接受E1偶帧TS16寄存器（表示发送E1的通断状态）可以判断超时E1;接受模块：直接检测。操作：发送E1进入检测态3,连续发送TEST1码，TS16仍然传信令。除非系统复位，永不停止；接受E1进入检测态3，接受到TEST1码，接受TS16信令。除非系统复位，永不停止。初始化状态：目的：配置可用E1信道，确定系统传输带宽，完成建链；转换条件：接受模块：

16、记满128ms时，改写发送方向奇帧TS16寄存器（表示接受方向可用E1和不可用E1）并从发送E1上传过去，使对端知道在它自己的发送E1上哪些可用，哪些不可用。然后可用E1进入初始化状态，超时E1进入检测态3。发送模块：当接受模块收到奇帧TS16传来的本地发送信道可用状态信息后，发送模块可用E1进入初始化状态，超时E1进入检测态3。操作：发送模块：根据发送可用E1配置发送信道状态寄存器，产生发送时钟。接受模块：根据接受可用E1配置接受信道状态寄存器，产生接受时钟。传输状态：目的：根据建立的链路和带宽传输数据，发送方向和接受方向单独传输，但信令走相反的方向；转换条件：接受模块：等待对端发送模块发送

17、奇帧TS16寄存器（每帧更新一次）中有可用E1时，发送模块进入初始化状态，同时接受模块本身进入传输状态。发送模块：初始化状态完成配置后，直接在下一帧进入传输状态。操作：接受模块：进入传输状态后，搜索复帧同步和宏帧同步，宏帧同步建立后，输出接受数据有效指示TX_READY=1（有效）。根据可用E1信道号，按顺序写接受FIFO和读FIFO。复帧失步和宏帧失步都产生系统复位信号。发送模块：进入传输状态后立即输出发送数据有效指示RX_READY=1（有效），然后对输入数据线采样，将采样数据按顺序写入可用E1的FIFO中，在FIFO没有写满之前，发送空闲码IDLE=03H。FIFO写满后，从FIFO中读

18、取数据并组织复帧和宏帧发送。发送空闲码时只组织基本帧发送。环回处理：为了简化，只进行E1环回，其他环回功能暂不加入。E1环回分为本地环回和远端环回：本地E1环回：指发送方向所有E1经过芯片内部直接环回到接受方向的所有E1上。传输态时，LOSAIS,LOF有效时不产生系统复位信号。当发送模块4路都进入传输态时，则进行短路和断路操作。远端E1环回：指接受方向的可用E1经过芯片内部时不作任何处理就从发送方向的可用E1口输出。当本地和远端收发模块都进入传输态时（共4个模块）才进行短路和断路操作。E1环回的作用：可以进行本地和远端环回测试，检测E1传输网是否正常和本地系统是否正常。E1环回的条件：只有检

19、测到发送方向的可用E1和接受方向的可用E1的信道号完全一致时远端环回才有意义，本地环回不作要求。输出环回有效指示信号为E1LP_VALID,高电平有效，低电平无效。若检测到远端为远端环回，则输出REMOTE_E1LOOP=示远端进行了环回。第15页共53页本地E1环回1本地仆*远端远端E1环回E1的本地和远端环回2.3拆链、重新建链和带宽自动调整链路建链后，本地和远端系统都处于传输状态。当某一E1突然断了，则接受模块能检测到LOS或者AIS;或者当原来断开的E1突然连通了，这时接受模块能检测到LOF=0。上述两种情况下，都产生系统复位信号，系统自动进入检测态1;对端在传输态如果检测到对方处于检

20、测态1（通过接受到的奇帧TS16可以知道），则产生系统复位信号（注意：如果在检测态1则不产生复位信号）,从而也进入检测态1。这样，原来的链路自动拆除,也可以这样处理：当某一对端，对端收到后也拆除该路但是，如果是原来断开的之间的相对延时是否超时。本地和远端重新初始化，重新建链，达到带宽自动调整的目的。E1突然断了时，不使系统复位，而是通过奇帧TS16传输到E1。E1突然连通了，则必须系统复位，因为要统一检测连通的E12.4信令定义可用E1:连通且相对延时不超过128ms。发送和接受信道的可用E1相对独立，传输也相对独立，只有收发两个方向的可用E1信道号完全一致时环回才有意义。信令描述: 在检测态

21、，每一路单独检测。发基本帧，TS16传信令。 发送方向TS16信令：传本地接受E1的情况，如本地接受E1的通断和超时状态（由本地接受模块检测）。也传本地对远端的复位信令； 接受方向TS16信令：表示本地发送E1的情况，如本地发送E1的通断和超时状态（由对端接受模块检测）。 奇帧或者偶帧TS16寄存器每2帧更新一次。1）TS16信令的定义:奇帧TS16（所有状态）：传本路E1状态号（高4位）和4路E1的可用状态（低4位）:BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0比特00000000复位值宏帧同步本路E1状态号：3路指示2路指示1路指示0路指示意义指示：000为复位态1：同

22、步；001为检测态11：可用1:可用1：可用1:可用0:不同步010为检测态20:不可0:不可0:不可0:不可LOMEGEF011为检测态3100为检测态4101为初始化态110为传输态用用用用偶帧TS16（非传输态）：传4路E1的共同信息，即通断状态和本端环回状态。BIT7BIT6BIT5BIT4BIT3BIT2BIT1BIT0比特00000000复位值本端E1LP_REMOTE1:设置环回；0:开路3路通断指示1为通0为断2路通断指示1为通0为断1路通断指示1为通0为断0路通断指示1为通0为断意义偶帧TS16（传输态）：传本路E1本传输方向信息BIT7BIT6BIT5BIT4BIT3BIT

23、2BIT1BIT0比特00000000复位值复帧编号：0255意义2）测试码TEST1:测试信道的通断状态，定义TEST1=01H;在检测态1，数据时隙发送TEST1码，TS16发送信令，其中TS16的BIT64表示状态号；在传输态，如果收到信令TS16中的状态号为检测态1,则表示对端复位后回到了检测态1，所以此时应该产生系统复位信号，以便也回到复位状态，使本地和远端的状态同步；3）测试码TEST2:测试信道的可用状态：只对连通的E1进行测试，有可用、超时2种状态，定义TEST2=02H;4）空闲码IDLE:在IMT模块中当发送FIFO还未写满之前发送的码，以便保证PCM32个时隙中有数据。定

24、义IDLE=03H。2.5复帧和宏帧2.5.1复帧的收发与同步1）发送复帧定位的方法：使用TS0的Sa6Sa7Sa8给奇帧编号，Sa6,Sa5始终置0。偶帧TS0=10011011;奇帧TS0=11000*;*代表Sa8Sa7Sa6=1,3,5,7,9,11,13,15。2）接受接受部分包括基本帧同步，复帧同步，宏帧同步。其中基本帧同步和复帧同步在E1解帧和信令提起模块中完成，输出帧头FP、复帧帧头MFP以及PCM数据流到IMR，宏帧同步在IMR中完成。同时输出帧丢失LOS、复帧丢失LOMF信号到系统控制模块。基本帧同步：搜索10011011的字节；复帧同步：搜索11000111的字节，如果检

25、测到TSO=11000111，则下一个基本帧的帧头即是复帧帧头。2.5.2宏帧的收发与同步1）宏帧定义256个（4x64）复帧组成一个宏帧：megaframe,每路E1共64个复帧，4路复帧并行组成的方阵4*64（4行64列，共256个复帧）形成宏帧，宏帧周期128ms。如图所示。2）宏帧同步发送时一个宏帧的4路E1数据同时发送，但接受时一个宏帧的4路E1数据流是先后到达的，当4路E1数据都到齐时简称为宏帧同步。3）同步窗口：4路E1中接受到的复帧编号分别记为n0,n1,n2,n3。n0n1n2n3构成同步窗口，每隔一个复帧周期更新一次。4）同步码:将宏帧头即复帧编0、1、2、3作为宏帧同步码

26、。E1_0E1_1E1_2E1_3宏帧结构5）宏帧的发送宏帧的发送有IM发送模块（IMT）和信令插入模块共同完成复位后，发送信道状态寄存器TX_CH3:0为0，表示都不可用。RX_DATA7:0不写入发送FIFO,旦监视到TX_CH3:0中有可用信道，则使RX_READY=1，并立即开始连续写入采样数据到对应的FIFO中。RX_READY=0时禁止写采样数据到发送FIFO中。监视发送FIFO的可读标志T_FIFO_REN（1有效。0无效），当发送FIFO全部半满时，可读标志为1。可读标志为0时，PCM32个时隙全部填写IDLE码，当可读标志为1时，从下一帧开始读取FIFO中的数据，并填写到PC

27、M30个数据时隙中，其中TS0和TS16仍然填写IDLE。在信令发送模块中，同样监视可读标志，当可读标志为1时，从下一帧开始组织复帧和宏帧，即在TS0和TS16中插入相应的信令：给基本帧编号来组织复帧，基本帧编号：115,插入奇帧TS0中。给复帧编号来组织宏帧：复帧编号：0255,并将复帧号写入偶帧的TS16中。6）宏帧同步条件宏帧同步在IM接受模块（IMR）中完成。a）当可用E1的复帧头出现时，才进行串并转换，并开始将复帧号写入同步窗口中：n0,n1,n2,n3。此阶段不将复帧数据写入FIFO中（属于数据丢失，但没有关系）。 当n0,n1,n2,n3的最小值（即n0=0,n1=1,n2=2,

28、n=3）出现时才将复帧数据写入FIFO中。当他们的最小值都出现后，才进入宏帧同步搜索状态。 监视同步窗口n0n1n2n3:当满足宏帧同步条件时，TX_READY=1。如果读写地址相差一个复帧的大小，就可以轮流读FIFO。 每隔一个复帧的周期，同步窗口更新一次。 每隔一个宏帧周期（64个复帧，128ms）检查一次同步窗口是否满足宏帧同步条件。 如果复帧失步或者宏帧失步则产生系统复位信号。上述的同步条件是针对4路E1都是可用的情况下，如果关闭某一路E1,则宏帧结构和同步条件要做相应的改变。3发送模块和接受模块工作流程接受E1同时进入下一个状态，断开TS16传送本路E1的状态号和E1都不可用，都为断

29、开状态，在检测态1只改写偶帧TS16复位（4路）本地环回？YIN检测态1目的：检测出发送E1的通断状态，第一旦检测出来，则连通的的E1仍然留在检测态1。方法：4路同时发TEST1码，成基本帧。奇帧可用状态，偶帧TS16传送接受E1的通断状态。复位时，设置4路接受即TS16_O_T=00HTS16_E_T=00H。然后由接受模块根据检测的情况改写。复位（4路）本地环回？YN检测完毕时E1信道上的通*厂检测态1§的：检测出4路接受E1的通断状态；共5使接受模块进入帧同步状态;将检测结果通过发送E1信道的偶帧TS16传送到对端，使对端发送模块知道自己的发送断状态，然后接受方向连通的E1进入

30、检测态2，断开的E1进入检测态4。方法：4路同时检测帧同步建立的时刻，即LOF=0的时刻。如果有一路先建立帧同步，即检测到：LOS=0,AIS=O,LOF=0,第20页共53页4系统组成功能框图RX_FRE2:0昭RXCLKRX_DATA7:0RXREADYLOS0L0S1LOS2LOS3LOF0LOF1L0F2L0F3TX_FRE2:0TXCLKTX_DATA7:0TXREADYARAM16:0DRAM7:0WEOECSRAME1TXDELAY0E1TXDELAY1E1TXDELAY2E1TX_DELAY3畔E1RX_DELAY0*E1RXDELAY1E1RXDELAY2岬E1RX_DELA

31、Y3斗AIS0AIS1AIS2AIS3E1TXOK0E1TXOK1aE1TXOK2*RDP0:3/CLK_R0:3RDN0:3/RDD0:3RX_HDB3_NRZRCLK0:3TDP0:3/CLK_T0:3TDN0:3/TDD0:3TX_HDB3_NRZTCLK0:3E1LP_LE1LP_RE1LP_VALIDREMOTE_E1LOOPE环回处理IM发送4E1成帧信令插入和HDB编码发送状态机IM接受和系统控制接受状态机4E解帧和信令提起HDB解码SRA接口模块寄存器CPU接口111IMIMIMl！"1IMDardwralECSintADDrA7?0ii*SHCSEL时|1八_2-：

32、_E1RX_OK0钟-j_E1RX_OK1-j_E1RXOK2产生E1RXOK3CLK49152K_1RESET1v系统组成功能框图共53页5CPU接口5.1功能CPU接口模块的作用是便于网管，外部CPU可以配置FPGA（如环回、码型选择等）和读取FPGA的工作状态（如E1的通断、超时，带宽指示，告警指示，初始化和传输状态指示等等）。5.2寄存器寄存器定义为8位，地址为3位。第29页共53页521配置寄存器(REG_CONFIG)地址:0HBitTypeFunctiondefaultBit7RSHC_SEL:软硬配置开关0Bit6R/WE1LP_LOCAL:本地环回0Bit5R/WE1LP_R

33、EMOTE远端环回0Bit4R/WE1TX_HDB3_NRZ发送方向码型1Bit3R/WE1RX_HDB3_NRZ接受方向码型1Bit2RCONFIGURE:软配置状态0Bit1R/WRST_CPK复位1Bit0R/WUnused0功能说明：1) 为了调试和操作的方便，设置一个软硬配置开关：SHC_SEL(只读)。SHC_SEL和硬配置通过跳线器手工实现。SHC_SEL=1时，该寄存器为只读属性(硬配置);SHC_SEL=0时，该寄存器为读写属性(软配置)。2) E1LP_L0CAI为1时，本地环回有效，为0时无效；3) E1LP_REM0T为1时，远端环回有效，为0时无效；4) E1TX_H

34、DB3_NR和E1TX_HDB3_NRt1时是HDB3码型，为0时是NRZ码型。5) CONFIGURE:软配置状态。为1时表示软配置完成。女口果SHC_SEL=1,贝UCONFIGURE没有意义；如果SHC_SEL=0,则CONFIGURE为0表示还没有配置，芯片中的状态机等待配置，CONFIGURE为1表示已经配置。6) RST_CPU:软复位。CPU通过写该寄存器可使系统复位。为0时导致复位。522状态寄存器(1)带宽寄存器(REG_BAND)地址:伯BitTypeFunctiondefaultBit7RRX_FRE20Bit6RRX_FRE10Bit5RRX_FRE00Bit4RTX_

35、FRE20Bit3RTX_FRE10Bit2RTX_FRE00Bit1R/WUnused0Bit0R/WUnused0功能说明:RX_FREE2:0:发送方向带宽指示，为0时表示没有建立连接，带宽为为N时，表示带宽为N*1.92M；TX_FREE2:0:接受方向带宽指示，为0时表示没有建立连接，带宽为为N时，表示带宽为N*1.92M；(2)综合状态寄存器(REG_MULTSTATE)地址:2HBitTypeFunctiondefaultBit7RRX_READY0Bit6RTX_READY0Bit5RE1LP_VALID0Bit4RREMOTE_E1LOOP0Bit3RAIS30Bit2RAI

36、S20Bit1RAIS10Bit0RAIS00功能说明:RX_READY:发送方向工作状态。为0时表示发送方向正在初始化；为1时表示已经进入传输状态，可以传输数据；TX_READY:接受方向工作状态。为0时表示接受方向正在初始化；为1时表示已经进入传输状态，可以传输数据；E1LP_VALID:环回有效指示。为0时表示没有环回或者有环回时但环回无效；为1时表示环回有效；REM0TE_E1L00P为1时表示远端有环回，本地和远端组成的系统处于远端环回工作模式。为0时表示远端无环回。AIS0-3:分别表示0到3路E1的上游告警指示，为0时表示无上游告警，为1时有上游告警。(3)信道通断寄存器(REG

37、_CHANNEL_LINK)地址:3HBitTypeFunctiondefaultBit7RE1TX_OK31Bit6RE1TX_OK21Bit5RE1TX_OK11Bit4RE1TX_OK01Bit3RE1RX_OK31Bit2RE1RX_OK21Bit1RE1RX_OK11Bit0RE1RX_OK01功能说明:0至3路E1信道的通断状态，为1表示断开，0至3路E1信道的通断状态，为1表示断开，E1TX_OKO-3分别表示发送方向为0表示连通；E1RX_OKO-3分别表示接受方向为0表示连通；(4)信道超时寄存器(REG_CHANNEL_TIMEOUT)地址:4HBitTypeFunctio

38、ndefaultBit7RE1TX_DELAY31Bit6RE1TX_DELAY21Bit5RE1TX_DELAY11Bit4RE1TX_DELAY01Bit3RE1RX_DELAY31Bit2RE1RX_DELAY21Bit1RE1RX_DELAY11Bit0RE1RX_DELAY01功能说明:E1TX_DELAY0-3分别表示发送方向0至3路E1信道的超时状态，为0表示不超时，为1表示超时或者断开；E1RX_DELAY0-3分别表示接受方向0至3路E1信道的超时状态，为0表示不超时，为1表示超时或者断开；(5)告警指示寄存器(REG_WARNNING)地址:5HBitTypeFunctio

39、ndefaultBit7RLOS31Bit6RLOS21Bit5RLOS11Bit4RLOS01Bit3RLOF31Bit2RLOF21Bit1RLOF11Bit0RLOF01功能说明:LOSO-3:分别表示接受方向0至3路E1信道的信号丢失告警，为0表示没有信号丢失，为1表示有信号丢失；LOF0-3：分别表示接受方向0至3路E1信道的帧丢失告警，为0表示没有帧丢失，为1表示有帧丢失。(6)中断寄存器(REGNT)地址:6HBitTypeFunctiondefaultBit7RINT0Bit6RSTATE0Bit5R/WunusedXBit4R/WunusedXBit3R/WunusedXBi

40、t2R/WunusedXBit1R/WunusedXBit0R/WunusedX功能说明：INT:中断指示，只读属性。当系统复位后产生第一次中断，INT=1,给CPU一个中断请求，使CPU读取初始状态值。CPJ向应中断时，INT自动清零。当系统进入传输态时，INT第二次为1，即产生第二次中断请求，使CPU卖取传输状态值。STATE状态指示，为0表示系统处于初始化状态，为1表示已经进入传输状态，只读属性。第33页共53页(7)复帧告警寄存器(REG_MF_WARNING)地址:7HBitTypeFunctiondefaultBit7RLOMF31Bit6RLOMF21Bit5RLOMF11Bit

41、4RLOMF01Bit3RLOMEGAF1Bit2R/Wunused1Bit1R/Wunused1Bit0R/Wunused1功能说明：LOMFO3:分别对应03路E1信道复帧丢失指示，为1时复帧丢失，为0时，复帧同步；LOMEGAF宏帧丢失，为1时，宏帧丢失，为0时宏帧同步。5.3 CPU模块功能框图信号说明：ADDR2:0:地址线；DATA7:0:数据线；INT:中断请求，高电平有效；CS:片选信号，低电平有效；ALE:锁存控制，高电平通过，低电平锁存；WR:写使能，低电平有效；RD:读使能，低电平有效；SCH_SEL:软硬配置开关，功能见寄存器说明。5.4 CPU接口工作特点1）芯片复位

42、后，INT=O。复位信号为1后，INT=1，产生第一次中断请求，请求CPU对芯片进行配置，并读取初始状态值（初始化状态，STATE=0）如果为硬配置，则不配置寄存器，只读取状态值。如果为软配置，则先配置0H寄存器，然后读取状态值。CPU对芯片进行了读或者写操作后，芯片内部自动将INT清零。2）芯片进入传输态时（STATE=1）,INT=1,产生第二次中断请求，请求CPU读取传输状态值。3）CPU可以对芯片进行复位操作。5.4.1CPU中断响应INT=1时，表示芯片有中断请求。CPU响应中断时： 先读0H寄存器，识别软硬配置（读完后，INT自动清零）； 如果是硬配置，GOTO； 如果是软配置：若

43、CONFIGURE=0，表示还没有配置（该中断为第一次中断），则写0H寄存器，配置该寄存器（只能配置一次，写该寄存器后，CONFIGURE自动为1），然后GOTO ；若CONFIGURED，表示已经配置好（该中断为第二次中断），则不配置，直接GOTO；读取所有寄存器状态值，其中0H寄存器再读一次，并且最后读。如果STATE=0,表示系统正在初始化，该中断为第一次中断，读取的状态值为初始化状态值；如果STATE=1,表示系统已经进入传输状态，该中断为第二次中断，读取的状态值为传输状态值；542CPU对芯片复位必要时，CPU可对芯片复位。操作：CPU写0H寄存器，使REG_CONFIG1=0，则芯

44、片自动复位。6各模块接口信号6.1IM发送模块接口信号IM发送模块对外接口为同步接口，数据速率为N*1.920M（N=1,2,3,4）。向外提供带缺口的时钟RX_CLK。内部对数据线采样时也用此时钟。要求：外部用时钟RX_CLK上升延输出数据RX_DATA，内部用上升延采样。RX_READY=1时，外部可以发送数据，否则发送的数据在接受端不能正确地恢复出来，产生数据丢失（接受端还没有建立宏帧同步）。RX_READ丫仁1时（发端和收端已经建立链路），RX_CLK采样输入数据线，并将采样数据写入到发送FIFO中，RX_READY1=0时不写入FIFO中。IM从复位起，即产生帧头信号和PCM数据流，

45、以便给后面的模块定位。PCM数据流中的数据按如下方式处理：复位后，发送信道状态寄存器TX_CH3:0为0，表示都不可用。RX_DATA7:0不写入发送FIFO,旦监视到TX_CH3:0中有可用信道，则使RX_READY0=1,并立即开始连续写入采样数据到对应的FIFO中。RX_READY0=0时禁止写采样数据到发送FIFO中。PCM数据流：监视发送FIFO的可读标志T_FIFO_REN（1有效。0无效），当发送FIFO全部半满时，可读标志为1。可读标志为0时，PCM32个时隙全部填写IDLE码，当可读标志为1时，从下一个偶帧开始读取FIFO中的数据，并填写到PCM30个数据时隙中，其中TS0和

46、TS16仍然填写IDLE。在信令发送模块中，同样监视可读标志，当可读标志为1时，从下一偶帧开始组织复帧和宏帧，即在TS0和TS16中插入相应的信令。TFIFORENRX_FRE1:0RX_CLKRX_DATA7:0RX_READYSYN_MEGAFTX_CH3:0RESET_ALLPCMTOIMPCMT1PCMT2PCMT3FPTOFPT1第3253页FPT2FPT3图6.1.1IM发送模块接口信号RX_DATA7:0并串转换PCMT0/FPT0FIFO插入IDLEPCMT1/FPT1并串转换FIFO插入IDLE并串转换PCMT2/FPT2信号说明：RESET_ALL:复位信号；RX_FRE1

47、:0:带宽指示信号，表示系统可传输的带宽，根据TX_CH3:0的值可以确定。为00时，表示系统带宽为1.92M，RX_CLK=240K。为01时，系统带宽为2*1.92M，RX_CLK=480K。SYN_MEGAF:对端宏帧同步指示，为1时同步，为0时未同步。功能说明：将1路高速数据（8M时钟）轮流写人4个FIFO中。每个FIFO大小刚好等于2个复帧的大小。当4个FIFO全部半满时，同时读4个FIFO中的数据，即4路E1同时发送（2M时钟）。同时写时钟继续轮流写剩下的半个FIFO。数据处理框图FIFO插入IDLEPCMT3/FPT3并串转换FIFOL插入IDLERX_CLKCLK_2MCLK_

48、2M6.2信令插入和4E1成帧模块接口信过程插入到数据时隙（TS115,TS1731）中的信令有：TEST1码、TEST2码（在检测态和初始化状态），IDLE码（在刚进入传输态，发送FIFO读使能T_FIFO_REN=0时）。插入到TS16中的信令有：发送奇帧TS16寄存器（TS16_O_T7:0），表示本路发送E1的状态号和4路对端发E1的可用状态；发送偶帧TS16寄存器（TS16_E_T7:0），在非传输态，表示本地4路收E1的通断状态；在传输态，表示本地发E1的复帧编号（即宏帧同步码）；插入到TS0中的信令有：帧同步码0011011（偶帧）；基本帧编号（即复帧同步码，只在传输态，奇帧）从

49、复位后的检测态开始，即在TS0中插入帧同步码，形成基本帧。当发送FIFO读使能T_FIFO_REN=1时，在下一奇帧的TS0中插入复帧同步码，在TS16中插入宏帧同步码，这样就在基本帧中插入了复帧和宏帧同步信息。注意：要求4路同时发送，所以帧头FP、TS0、TS16都是对齐的。4路E1的TS0发送的内容都一样，但TS16的内容不相同。第#页共53页PCM_TOPCM_T1PCM_T2PCM_T3FP_TMFP_TMEGAFP_TLOMEGAFF1IP_RFMOTFT_FIFO_RESET_信令插入和4E1成帧E1_T0E1_T1E1_T2E1_T3CLK_2MSTATE_T02：0STATE_

50、T12：0STATE_T22：0STATE_T32：0STATE_R02：0STATE_R12;0STATE_R22;0STATE_R32;0TS16_E_T03；0TS16_E_T13；0TS16_E_T23；0TS16_E_T33;0TS16_O_T03；0TS16_O_T13；0TS16_O_T23:0TS16_O_T33:0图6.2.1信令插入和4E1成帧模块接口信号6.3HDB3编码模块接口信号INININ图6.3.1HDB3编码模块接口信号信号说明：E1TX_HDB3_NRZ:码型选择开关。为1时，HDB3码输出，为0时，NRZ码输出。功能说明：将4路E1的NRZ码变换为HDB3码输出：使用两根线TDP，TDN表示，都是半占空的RZ码。当E1TX_HDB3_NRZ=0时，选择NRZ码输出。此时TDP线输出数据时钟，TDN线输出NRZ码数据TDD。第43页共53页6.4E1环回处理模块接口信号E1环回只在传输态有效，非传输态不环回。TDPO_IN/CLK_TO_IN卄TDP1_IN/CLK_T1_INTDP2N/CLK_T2_INrTDP3_IN/CLK_T3_INTDN0_IN/TDDTDN1_IN/TDDTDN2_IN/TDD2_IN亍TDN