第5章 锁存器与触发器

1、 第第5 5章章 锁存器与触发器锁存器与触发器 锁存器与触发器是具有数据记忆功能的数锁存器与触发器是具有数据记忆功能的数字电路单元，是时序电路的基本部件。字电路单元，是时序电路的基本部件。 本章首先介绍锁存器，然后顺序介绍本章首先介绍锁存器，然后顺序介绍SRSR触触发器、发器、D D触发器、触发器、JKJK触发器、触发器的电特性和触发器、触发器的电特性和触发器的应用。触发器的应用。5.1 5.1 概述概述 锁存器与触发器锁存器与触发器都是具有记忆功能的数字电路单元，无都是具有记忆功能的数字电路单元，无论锁存器还是触发器都有论锁存器还是触发器都有0 0和和1 1两个输出状态两个输出状态，都有控制

2、输出，都有控制输出状态的输入端状态的输入端。触发器有使能输出状态变化的触发端。触发器有使能输出状态变化的触发端。驱动信号：驱动信号：加在锁存器或触发器输入端，使其输出状态改变加在锁存器或触发器输入端，使其输出状态改变的信号，又称的信号，又称激励信号激励信号。也简称。也简称输入信号输入信号。初态：初态：常用常用Qn 或或Q表示，指触发器表示，指触发器原有的状态原有的状态，又称，又称现态现态。新状态新状态：常用：常用Qn+1或或Q*表示，指由驱动信号与现态表示，指由驱动信号与现态Qn共同决共同决定的触发器的定的触发器的新状态新状态，又称，又称次态次态。 若通过输入端加入驱动信号使锁存器或触发器的新

3、状态为若通过输入端加入驱动信号使锁存器或触发器的新状态为1，则可以说存储了，则可以说存储了1；若通过输入端加入驱动信号使锁存器；若通过输入端加入驱动信号使锁存器或触发器的新状态为或触发器的新状态为0，则说存储了，则说存储了0。 锁存器和触发器，都可以存储二进制信号，锁存器和触发器，都可以存储二进制信号，锁存器的输入信锁存器的输入信号直接影响输出号直接影响输出；触发器具有触发端，利用电平、脉冲或脉冲边触发器具有触发端，利用电平、脉冲或脉冲边沿控制输入信号，进而影响输出。沿控制输入信号，进而影响输出。 锁存器锁存器主要有主要有SRSR型型。 触发器触发器主要有四种类型：主要有四种类型：SRSR型触

4、发器，型触发器，D D型触发器，型触发器，JKJK型触发型触发器和器和T T型触发器。型触发器。 触发器按触发器按触发方式触发方式又可分为又可分为电平、脉冲和边沿电平、脉冲和边沿三种。三种。 电平触发电平触发方式的特点是在整个触发电平有效期间，输入信号方式的特点是在整个触发电平有效期间，输入信号可以控制触发器的输出状态。可以控制触发器的输出状态。 脉冲触发脉冲触发方式的触发器采用主从结构，其特点是在主触发器方式的触发器采用主从结构，其特点是在主触发器的触发电平有效时，接收输入信号；在从触发器的触发电平有效的触发电平有效时，接收输入信号；在从触发器的触发电平有效时，改变输出状态。时，改变输出状态

5、。 边沿触发边沿触发器器触发的特点是触发器状态的改变在触发脉冲的上触发的特点是触发器状态的改变在触发脉冲的上升沿或下降沿，输入信号只要保持很短时间就可以。升沿或下降沿，输入信号只要保持很短时间就可以。5.2 5.2 锁存器锁存器 在组合电路中，输入信号一旦消失，输出信号也就跟着消失了。 锁存器的输入信号一旦出现，输出信号不仅出现，而且在输入信号消失之后仍然存在。5.2.1 5.2.1 三极管组成的三极管组成的SRSR双稳态电路双稳态电路5.2.2 5.2.2 或非门组成的或非门组成的SRSR锁存器锁存器 上电初始状态：若输入信号R=S=0时锁存器上电，由于两个或非门电路参数不同，两个或非门通过

6、竞争，结果总有一个或非门输出为1，另外一个或非门输出为0。1001001010或非门组成的或非门组成的SRSR锁存器锁存器输入信号输入信号是是高电平有效。高电平有效。 1100110000不确定不确定不确定不确定SRQnQn+1说明说明0000保持保持00110100复位复位（置（置0）01101001置位置位（置（置1）10111100* X不允许不允许1110* X输入情况输入情况或非门或非门SRSR锁存器的特性表锁存器的特性表或非门组成的或非门组成的SRSR锁存器输入信号是锁存器输入信号是高电平有效高电平有效 或非门或非门SRSR锁存器特性方程为：锁存器特性方程为： nnQRSQ 1具有

7、约束条件具有约束条件： RS=0 在给定在给定S、R时序波形时的或非门时序波形时的或非门SR锁存器锁存器Q端动作时序图端动作时序图状态图：状态图：0101010010100000105.2.3 5.2.3 与非门组成的与非门组成的SRSR锁存器锁存器 与非门组成的与非门组成的SRSR锁存器输入信号是锁存器输入信号是低电平有效。低电平有效。 110101111010置置1：置置0：0101110101001111001111111010S RQnQn+1说明说明1 100保持保持1 1111 000复位（置复位（置0 ）1 0100 101置位（置置位（置1）0 1110 001* 不允许不允许

8、0 011* 输入情况输入情况与非门与非门SRSR锁存器的特性表锁存器的特性表与非门组成的与非门组成的SRSR锁存器输入信号是锁存器输入信号是低电平有效低电平有效由次态卡诺图得到如下特性方程：由次态卡诺图得到如下特性方程：1nnQSRQ1RS 具有约束条件具有约束条件 状态图状态图 与非门组成的与非门组成的SRSR锁存器动锁存器动作时序图作时序图 X11 X1100110100【例例5-15-1】 试使用试使用SRSR锁存器设计消除机械开关弹跳影响的电路。锁存器设计消除机械开关弹跳影响的电路。解：图解：图5-125-12所示电路是常用来消除机械开关弹跳影响的电路。所示电路是常用来消除机械开关弹

9、跳影响的电路。机械开关在接点紧密接触前，会发生多次的弹跳，虽然弹跳的机械开关在接点紧密接触前，会发生多次的弹跳，虽然弹跳的时间很短，但是会产生断续的电压信号。时间很短，但是会产生断续的电压信号。图图5-125-12（b b）所示的电路可以有效地消除接点弹跳的影响。）所示的电路可以有效地消除接点弹跳的影响。图图5-12 消除开关弹跳影响的原理与电路消除开关弹跳影响的原理与电路 74LS279 74LS279是是四四与非门与非门SRSR锁存器锁存器，其中的两个锁存器具有，其中的两个锁存器具有2 2个置位输入端。个置位输入端。置位和复位输入置位和复位输入都是都是低电平有效低电平有效。该锁存器。该锁存

10、器只输出只输出Q 端信号。端信号。74LS279的符号的符号5.3 SR5.3 SR触发器触发器 SRSR锁存器的输入端信号能直接对输出产生影响，而实际工锁存器的输入端信号能直接对输出产生影响，而实际工作中，常常要求锁存器按一定的时间节拍进行工作，这就需作中，常常要求锁存器按一定的时间节拍进行工作，这就需要用一个控制端进行要用一个控制端进行同步控制同步控制，这个，这个控制端控制端一般被称为一般被称为触发触发端端 或或 门控端门控端。 触发器触发器_具有触发端的锁存器具有触发端的锁存器。图图5-13 电平触发电平触发SR触发器触发器 带触发端的带触发端的SRSR锁存器电路锁存器电路CSRQnQn

11、+1说明说明000101保持保持电平触发电平触发SR触发器的特性表触发器的特性表 当当C=1时，时，SR触发器的功能同触发器的功能同或非门结构的或非门结构的SR锁存器锁存器;C=0时，时，S、R信号被信号被封锁封锁。 Q、 Q 状态保持不变状态保持不变 S RQn+1说明说明 0 0Qn保持保持 0 10置置0 1 01置置1 1 11*不允许不允许电平SR触发器的简化特性表 CSRQnQn+1说明说明000101保持保持10000不变不变10011CSRQnQn+1说明说明000101保持保持10000不变不变1001110100复位复位10110CSRQnQn+1说明说明000101保持保

12、持10000不变不变1001110100复位复位1011011001置位置位11011CSRQnQn+1说明说明000101保持保持10000不变不变1001110100复位复位1011011001置位置位1101111101*不允许不允许11111*1nnQSRQ 约束条件：约束条件： 0RS 特性方程：特性方程：电平触发电平触发SRSR触发器的状态图：触发器的状态图：电平触发电平触发SRSR触发触发器动作时序图：器动作时序图： 5.4 D触发器触发器5.4.1 5.4.1 电平触发电平触发D D触发器触发器对电平触发对电平触发SRSR触发器稍加改动，就形成了电平触发触发器稍加改动，就形成了

13、电平触发D D触发器。触发器。QQ当当C=0时，时，G3与与G4两门被封锁输出高电平，触发器两门被封锁输出高电平，触发器输出保持不变。输出保持不变。当当C=1时，时，D信号控制触发器输出信号控制触发器输出 011输出保持不变输出保持不变11001101011001D D触发器动作时序图触发器动作时序图 74LS7574LS75是电平触发是电平触发D D触发器触发器： 器件内部具有器件内部具有4 4个个D D触发器，每两个触发器，每两个D D触发器共用一个电平触触发器共用一个电平触发信号发信号【例例5-25-2】 试设计一个输入试设计一个输入0 09 9数字的按键电路，要求对按键信号锁存并数字的

14、按键电路，要求对按键信号锁存并显示。显示。用边沿用边沿D D触发器比较好。电平触发存在问题。触发器比较好。电平触发存在问题。解：按照题目要求，使用解：按照题目要求，使用74LS14774LS147进行进行0 09 9数字按键编码，使用四数字按键编码，使用四D D锁存器锁存器74LS7574LS75锁存按键信号，并使用锁存按键信号，并使用BCD-7BCD-7段译码器段译码器74LS24774LS247译码，推动共阳极数译码，推动共阳极数码管显示。所设计电路如图码管显示。所设计电路如图5-205-20所示。所示。 图图5-20 按键锁存译码显示电路按键锁存译码显示电路 5.4.2 5.4.2 边沿

15、触发的维阻结构边沿触发的维阻结构D D触发器触发器1 1边沿触发的维阻结构边沿触发的维阻结构D D触发器工作原理触发器工作原理 边沿触发的维阻结构边沿触发的维阻结构D D触发器原理图与符号图触发器原理图与符号图该触发器的触发引脚连接时钟信号该触发器的触发引脚连接时钟信号CLKCLK（ClockClock），CLKCLK的的上升沿触发该触发器上升沿触发该触发器，使触发器输出状态变化。时钟信号，使触发器输出状态变化。时钟信号也常用也常用CPCP（Clock PulseClock Pulse）表示。）表示。 QQ2触发器的异步置位、复位端触发器的异步置位、复位端 触发器的触发器的异步异步输入输入端直

16、接影响触发器输出端直接影响触发器输出而与而与CLKCLK脉冲没脉冲没有关系，通常异步输入端是有关系，通常异步输入端是置位端置位端（标记为（标记为PREPRE、 或或SETSET）和和复位端复位端（标记为（标记为CLRCLR、 或或RESETRESET），在有效电平时，使），在有效电平时，使触发器异步置位或是复位。触发器异步置位或是复位。具有异步置位和复位端的边沿触发双具有异步置位和复位端的边沿触发双D D触发器触发器74LS7474LS74逻辑图与逻辑图与引脚排列图。引脚排列图。 DSDR触发器触发器74LS7474LS74组成的组成的2 2分频电路分频电路 输入输入输出输出说明说明SDRDC

17、LKDQn+1011预置预置1100预置预置0001不允许不允许1100置置01111置置1110Qn保持保持74LS7474LS74触发器触发器 的特性表的特性表0001QD QD 5.4.4 D5.4.4 D触发器的特性方程与状态图触发器的特性方程与状态图D D触发器次态卡诺图触发器次态卡诺图D D触发器特性方程：触发器特性方程：1nQDD D触发器状态图触发器状态图 S RQn+1说明说明 0 0Qn保持保持 0 10置置0 0 1 01置置1 1 1 11* 不允许不允许电平电平SRSR触发器的简化特性表触发器的简化特性表 电平电平SRSR触发器触发器当当C=0时，时，S、R信号被信号

18、被封锁封锁。 Q、 Q 状态保持不变；状态保持不变；当当C=1时，时，SR触发器的功能同触发器的功能同或非门结构的或非门结构的SR锁存器锁存器;5.5 JK5.5 JK触发器触发器5.5.1 5.5.1 脉冲触发的脉冲触发的JKJK触发器触发器该触发器具有该触发器具有Q到到G8门和门和 到到G7门的反馈线，正是这两条反门的反馈线，正是这两条反馈线，使馈线，使JK触发器消除了关于触发器消除了关于J、K输入信号的约束条件。输入信号的约束条件。 QQQSR001001mQmQ011SR0100101101SR1000101111SR0 0mQmQ01mQmQ J K CPQnQn+1说明说明 0 0

19、00保持 0 011 0 100复0 0 110 1 001置1 1 011 1 101翻转 1 110脉冲触发的脉冲触发的JKJK触发器的特性表触发器的特性表 给定给定J J、K K信号时序波形下的脉冲触发的信号时序波形下的脉冲触发的JKJK触发器时序图触发器时序图 J KQn+1说明说明 0 0Qn保持 0 10复0 1 01置1 1 1Qn翻转 JK触发器的简化特性表 保持置1复0翻转 翻转 翻转 翻转 翻转主从触发器：主从触发器：CP=1, 若若J、K变化，触发器的状态只能变化一次。变化，触发器的状态只能变化一次。画图时不能只看下降沿到来时画图时不能只看下降沿到来时J、K的状态画从触发

20、器波形。还要的状态画从触发器波形。还要看看CP=1期间期间, J、K是否变化或多次变化，主是否变化或多次变化，主触发器的状态触发器的状态CP=1期期间间只能变化一次，只能变化一次，CP=0从触发器跟随主从触发器跟随主触发器的状态变化。触发器的状态变化。0 Q100111100011100110110101000100110 0011111000011110101CP5.5.2 5.5.2 边沿触发的边沿触发的JKJK触发器触发器1基于时钟边沿检测的边沿触发基于时钟边沿检测的边沿触发JK触发器触发器（1 1）工作原理）工作原理 基于时钟边沿检测的基于时钟边沿检测的JKJK边沿触发器边沿触发器G1

21、、G3两个门组成两个门组成 J 端时钟边沿触发电路，端时钟边沿触发电路，G2、G4两个门组成两个门组成 K 端时钟边沿触发电路。端时钟边沿触发电路。 QQ*（2）集成触发器）集成触发器74LS73 图图5-31所示的是集成所示的是集成JK触发器触发器74LS73的逻辑电路与逻辑的逻辑电路与逻辑符号图，该触发器就是具有时钟边沿检测电路的下降沿触发符号图，该触发器就是具有时钟边沿检测电路的下降沿触发JK触发器，其触发电路与图触发器，其触发电路与图5-30所示的时钟边沿触发电路所示的时钟边沿触发电路基本相同（只是增加了两对受触发器输出端控制的与门基本相同（只是增加了两对受触发器输出端控制的与门G3、

22、G4和和G5、G6）。）。 * *2 2边沿触发的维阻结构边沿触发的维阻结构JKJK触发器触发器边沿触发的维阻结构JK触发器如图5-32所示。 给定给定J J、K K信号时序波形下的信号时序波形下的上升沿上升沿边沿触发边沿触发JKJK触发器触发器时序图时序图保持保持翻转翻转置置0 0置置1 1置置1 1翻转翻转置置0 01100000110011111110000QQ J K CPQnQn+1说明说明 0 000保持 0 011 0 100复0 0 110 1 001置1 1 011 1 101翻转 1 1105.5.3 JK5.5.3 JK触发器的特性方程与状态图触发器的特性方程与状态图1n

23、nnQJQKQ JKJK触发器的状态图：触发器的状态图： JKJK触发器的次态卡诺图：触发器的次态卡诺图：JKJK触发器特性方程：触发器特性方程： J K CPQnQn+1说明说明 0 000保持 0 011 0 100复0 0 110 1 001置1 1 011 1 101翻转 1 1105.6 T 触发器触发器 T 触发器就是有一个控制信号触发器就是有一个控制信号T，当当T=1时，触发器在时钟脉冲的作用下不断地时，触发器在时钟脉冲的作用下不断地翻转翻转，当当T=0时，触发器状态时，触发器状态保持不变保持不变。T T触发器特性方程触发器特性方程1nnnQTQTQ T T触发器的状态图触发器的

24、状态图 5.7 触发器的电特性触发器的电特性使用触发器过程中不仅要掌握其功能特性，还要注重其电气特使用触发器过程中不仅要掌握其功能特性，还要注重其电气特性。性。 5.8 锁存器与触发器电路分析锁存器与触发器电路分析锁存器与触发器电路分析，就是按照锁存器或是触发器电路锁存器与触发器电路分析，就是按照锁存器或是触发器电路的输入端信号波形画出其输出端信号的波形图。的输入端信号波形画出其输出端信号的波形图。分析步骤分析步骤： 确认锁存器、触发器的类型、动作特点。确认锁存器、触发器的类型、动作特点。 写出锁存器、触发器电路输出端的逻辑函数式。写出锁存器、触发器电路输出端的逻辑函数式。 写出锁存器、触发器

25、输入端（写出锁存器、触发器输入端（R-S、D、J-K）的逻辑函数）的逻辑函数式。式。 写出触发器异步输入端（写出触发器异步输入端（SD、RD）的逻辑函数式。）的逻辑函数式。 将第步写出的逻辑函数式代入锁存器、触发器特性方程，将第步写出的逻辑函数式代入锁存器、触发器特性方程，得到锁存器、触发器次态函数式。得到锁存器、触发器次态函数式。 按照异步输入端（按照异步输入端（SD、RD）的逻辑函数式确定锁存器、触）的逻辑函数式确定锁存器、触发器状态。发器状态。 对于锁存器，按照输入信号的电平变化划分区间，并将锁对于锁存器，按照输入信号的电平变化划分区间，并将锁存器输入信号电平代入锁存器的次态函数式，得到

26、锁存器次态，存器输入信号电平代入锁存器的次态函数式，得到锁存器次态，并画出该区间锁存器输出端的电平。并画出该区间锁存器输出端的电平。 对于触发器，按照时钟的有效边沿或是有效电平变化划分对于触发器，按照时钟的有效边沿或是有效电平变化划分区间，将触发器时钟有效边沿或是电平时的触发器输入信号电区间，将触发器时钟有效边沿或是电平时的触发器输入信号电平代入触发器的次态函数式，得到触发器的次态，并画出该区平代入触发器的次态函数式，得到触发器的次态，并画出该区间触发器输出端的电平。间触发器输出端的电平。 由电路输出端的逻辑函数式，得到电路输出端状态，并画由电路输出端的逻辑函数式，得到电路输出端状态，并画在时

27、序图上。在时序图上。【例例5-3】 图图5-40所示的是与非门结构的所示的是与非门结构的RS锁存器，试按锁存器，试按照照 、 信号波形画出信号波形画出Q端和端和 端的波形。端的波形。 SRQQQ【例例5-45-4】 同步锁存器电路如图同步锁存器电路如图5-415-41（a a）所示，试按照图）所示，试按照图5-415-41（b b）所示的）所示的CP、S和和R端波形，画出输出端波形，画出输出Q和和 端的波形。端的波形。 Q【例例5-5】 JK触发器如图触发器如图5-42（a）所示，试根据图）所示，试根据图5-42（b）给出的输入端给出的输入端CP、J、K、RD的波形，画出该触发器输出端的波形，

28、画出该触发器输出端Q的波形。的波形。在第在第1和第和第3个区间，由于个区间，由于RD=1，触发器复位，触发器复位，输出，输出Q=0；在第在第2区间，由于区间，由于RD=0，触发器同步输入端处于正常工作状态，触发器同步输入端处于正常工作状态，在在CP上升沿触发器上升沿触发器动作动作 ，根据，根据JK触发器的特性方程，可以获得触发器的特性方程，可以获得CP上升沿时的输出上升沿时的输出Q端电平。端电平。 00010000101110101011【例例5-6】 图图5-43（a）显示的是一个双）显示的是一个双D触发器组成的分频触发器组成的分频电路，试画出在图电路，试画出在图5-43（b）所示）所示CP脉冲作用下，该电路脉冲作用下，该电路Q1、Q2和输出端和输出端Z的波形。设各个触发器初始状态为的波形。设各个触发器初始状态为