第6章 常用时序电路组件

1、数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院1第第6章章 常用时序电路组件常用时序电路组件6.1 寄存器（寄存器（Register）寄存器的作用是用于存放二进制信息。可以用锁存寄存器的作用是用于存放二进制信息。可以用锁存器或触发器来构成寄存器。器或触发器来构成寄存器。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院26.1.1 锁存器组成的寄存器锁存器组成的寄存器 这是一个这是一个4比特比特（4位）的寄存器，可存储位）的寄存器，可存储4位二

2、进制信息。位二进制信息。 当当G = 1时，时，Qi随着随着Di变（透明式），变（透明式），i=0 3。 当当G由由1变到变到0时，时，Qi锁存锁存Di的数值的数值(G由由1变到变到0前瞬间的前瞬间的Di数值数值)。 当当G = 0时，时，Di的变化不会影响的变化不会影响Qi输出输出Qi不随不随Di变。变。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院374LS75一个封装上有一个封装上有2个个独立独立的双的双D锁存器。锁存器。双双D锁存器共用一个门控信号，例如：锁存器共用一个门控信号，例如：G1.2。 16 15

3、14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS75 1Q 2Q G1.2 GND 4Q Vcc 3Q 4Q 2Q 1D 2D G3,4 1Q 3D 4D 3Q 74LS75 引脚图引脚图 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院46.1.2 触发器组成的寄存器触发器组成的寄存器 这是一个这是一个4比特比特（4位）的寄存器，可存储位）的寄存器，可存储4位二进制信息。位二进制信息。 在在CP的上跳沿时刻，的上跳沿时刻，Di的数值被打入到的数值被打入到Qi中保存中保存，i=0 3。 当当C

4、P = 1或或CP = 0时，时，Di的变化不会影响的变化不会影响Qi的输出的输出Qi不随不随Di变。变。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院5 74LS175一个封装上有一个封装上有4个个联动联动的的D触发器。触发器。 这这4个个D触发器共用一个时钟信号，当时钟触发器共用一个时钟信号，当时钟CP的上升沿到达时，的上升沿到达时，4个触发器同时存储各自个触发器同时存储各自D输入端的数据。输入端的数据。 CLR是是“异步异步”清零信号，清零信号，低有效低有效。当。当CLR = 0时，时，4个个D触发器触发器的的

5、Q输出端全部清零（输出端全部清零（Q=1）。）。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院66.2 异步异步“波浪波浪”式计数器式计数器（Asynchronous Ripple Counter）6.2.1 异步二进制加法计数器(Asynchronous Binary Up Counter)这种计数器的结构是：除第一级外，每一级触发器的这种计数器的结构是：除第一级外，每一级触发器的时钟均来自于前一级触发器的输出端。所以计数器各触发时钟均来自于前一级触发器的输出端。所以计数器各触发器的翻转顺序是由前向后逐级翻转，就如

6、同水波浪的行进器的翻转顺序是由前向后逐级翻转，就如同水波浪的行进一样，故名一样，故名“波浪波浪”式计数器，也叫式计数器，也叫“行波行波”计数器。计数器。所谓所谓“异步异步”计数器是指计数器中各触发器的时钟信号不计数器是指计数器中各触发器的时钟信号不统一的一类计数器，即：各触发器有自己的时钟信号来源。统一的一类计数器，即：各触发器有自己的时钟信号来源。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院7数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学

7、院882CPQff41CPQff20CPQffTQ0=2TCP Q0是是CP的二分频的二分频 TQ1=4TCP TQ2=8TCP Q1是是CP的四分频的四分频 Q2是是CP的八分频的八分频数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院9由由T触发器构成。触发器构成。异步异步二进制二进制加法加法计数器的组成特点：计数器的组成特点：每一级每一级触发器的时钟触发沿是触发器的时钟触发沿是下降沿下降沿。除第一级外，每级除第一级外，每级触发器的时钟均来自触发器的时钟均来自于前一级触发器的于前一级触发器的Q输出端输出端。计数器的输

8、出计数器的输出取自取自各级各级触发器的触发器的Q输出端输出端。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院106.2.3 异步二进制减法计数器异步二进制减法计数器数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院11 Q0是是CP的二分频的二分频 Q1是是CP的四分频的四分频 Q2是是CP的八分频的八分频数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院12由由T触发器

9、构成。触发器构成。异步异步二进制二进制减法减法计数器的组成特点：计数器的组成特点：每一级每一级触发器的时钟触发沿是触发器的时钟触发沿是上升沿上升沿。除第一级外除第一级外, ,每级每级触发器的时钟均来自于前一级触发器的触发器的时钟均来自于前一级触发器的Q输出端输出端。计数器的输出计数器的输出取自取自各级各级触发器的触发器的Q输出端输出端。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院13数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院14数字电

10、路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院15数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院16数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院17数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院18数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5

11、-3北京理工大学 信息科学学院19计数器的输出是计数器的输出是取取自自各级各级触发器的触发器的Q输出端输出端还是还是Q输出输出端端。除第一级外除第一级外, ,各级各级触发器的时钟是来触发器的时钟是来自于前一级触发器自于前一级触发器的的Q输出端输出端还是还是Q输出端输出端。异步异步“波浪波浪”式计数器成为加式计数器成为加/ /减计数器的影响要素：减计数器的影响要素： n 位位 “波波浪浪式式” 异异步步计计数数器器的的组组成成方方式式 （以以 Q 为为输输出出端端） 下下降降沿沿触触发发 上上升升沿沿触触发发 加加法法 CPi = Qi -1 CPi = Qi -1 减减法法 CPi = Qi

12、-1 CPi = Qi -1 i=1n-1 各级触发器时钟的各级触发器时钟的触发边沿是触发边沿是上升沿上升沿还是还是下降沿下降沿。 n 位位 “波波浪浪式式” 异异步步计计数数器器的的组组成成方方式式 （以以 Q 为为输输出出端端） 下下降降沿沿触触发发 上上升升沿沿触触发发 加加法法 CPi = Qi -1 CPi = Qi -1 减减法法 CPi = Qi -1 CPi = Qi -1 i=1n-1 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院206.2.4 可逆异步二进制计数器可逆异步二进制计数器利用一个控制

13、信号使一个触发器既可以是加法计数器利用一个控制信号使一个触发器既可以是加法计数器也可以是减法计数器，这种计数器叫做也可以是减法计数器，这种计数器叫做可逆计数器可逆计数器。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院216.2.2 异步脉冲反馈复位异步脉冲反馈复位/ /置位式任意模置位式任意模M加加法计数器法计数器由由n个触发器构成的计数器（不论是同步还是异步计数器）有个触发器构成的计数器（不论是同步还是异步计数器）有2n个个状态，其状态，其计数容量计数容量为为2n，用，用N表示。计数容量也叫计数器的表示。计数容量也

14、叫计数器的模模。 如果计数器的模是如果计数器的模是任意值任意值（不是（不是2i形式），则用形式），则用M表示计数器的表示计数器的模，模，M N。 利用一个计数容量为利用一个计数容量为N( (2n) )的计数器去实现一个任意模值的计数器去实现一个任意模值M的计数的计数器器( (MN) )，可采用，可采用异步脉冲反馈复位法异步脉冲反馈复位法或者或者异步脉冲反馈置位法异步脉冲反馈置位法去去“缩短缩短”计数器的模值计数器的模值N( (2n) )为为M( (MN且不是且不是2i的形式的形式) )。 所谓异步脉冲反馈所谓异步脉冲反馈“复位复位/置位置位”法就是利用计数器的异步复位端法就是利用计数器的异步复

15、位端和异步置位端，在计数器的计数过程中产生异步的和异步置位端，在计数器的计数过程中产生异步的“复位复位/置位置位”信号去强制计数器复位信号去强制计数器复位/置位，以到达缩短计数器计数容量置位，以到达缩短计数器计数容量N的目的目的。的。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院221.“.“异步异步”脉冲反馈复位脉冲反馈复位当计数器的输出当计数器的输出Q2Q1Q0=101（或（或111）时会产生一个时会产生一个“复位复位”信号，它会强制计数器进入信号，它会强制计数器进入“000”状态（清状态（清零）零）。 数字电路

16、数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院23数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院24数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院25 异步脉冲反馈异步脉冲反馈复位复位加法计数器状态图加法计数器状态图 S0 SM-1 S1 S2 SM-2 S2n-1 SM 异步脉冲反馈复位式任意模异步脉冲反馈复位式任意模M加法计数器加法计数器( (n位位) )的特点：的特

17、点： 计数器的有效状态是：计数器的有效状态是：S0SM-1共共M个状态。个状态。S0:初态初态，SM-1:末态末态。 SM是暂态是暂态，即：一瞬即逝。，即：一瞬即逝。 “毛刺毛刺”就出现在暂态就出现在暂态SM中。中。 之所以叫之所以叫“复位复位”法是因为初法是因为初始状态为始状态为S0，即：，即：Qn-1Qn-2Q1 Q0 =0000。 如果状态位的某一位如果状态位的某一位Qi (i为为0n-1)在在SM-1、SM、S0中发生两次跳变中发生两次跳变，则则Qi上会出现上会出现“毛刺毛刺”。 在加法计数器上使用复位法，输在加法计数器上使用复位法，输出端上出端上肯定肯定有有“毛刺毛刺”出现。出现。数

18、字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院26末态末态暂态暂态初态初态M=50 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q0有一个有一个正脉正脉冲冲“毛刺毛刺”。Q2Q1Q0数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院27末态末态暂态暂态初态初态M=60 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q1有一个有一个正脉正脉冲冲“毛刺毛刺”。Q2Q1Q

19、0数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院282.“.“异步异步”脉冲反馈置位脉冲反馈置位当计数器的输出当计数器的输出Q2Q1Q0=100（或（或110）时会产生一个时会产生一个“置位置位”信号，它会强制计数器进入信号，它会强制计数器进入“111”状态（置状态（置位）位）。 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院29数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学

20、信息科学学院30数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院31异步脉冲反馈置位式任意模异步脉冲反馈置位式任意模M加法计数器加法计数器( (n位位) )的特点：的特点： SM-1是暂态是暂态，即：一瞬即逝。，即：一瞬即逝。 “毛刺毛刺”就出现在暂态就出现在暂态SM-1中。中。 之所以叫之所以叫“置位置位”法是因为初法是因为初始状态为始状态为S2n-1，即：，即：Qn-1Qn-2Q1 Q0 =1111。 如果状态位的某一位如果状态位的某一位Qi (i为为0n-1)在在SM-2、SM-1、S2n-1中发生两次跳变中发生

21、两次跳变，则则Qi上会出现上会出现“毛刺毛刺”。 在加法计数器上使用置位法，输在加法计数器上使用置位法，输出端上出端上可能可能有有“毛刺毛刺”出现。出现。 S0 SM-1 S1 S2 SM-2 SM S2n-1 异步脉冲反馈异步脉冲反馈置位置位加法计数器状态图加法计数器状态图 计数器的有效状态是：计数器的有效状态是：S2n-1、S0SM-2共共M个状态。个状态。S2n-1:初态初态，SM-2:末态末态。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院32末态末态暂态暂态初态初态M=71 1 10 0 00 0 10 1

22、 00 1 11 0 01 0 11 1 01 1 1Q0有一个有一个负脉负脉冲冲“毛刺毛刺”。Q2Q1Q0数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院33末态末态暂态暂态初态初态M=61 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Q2、Q1、Q0均均无无 “毛刺毛刺”。Q2Q1Q0数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院34异步脉冲反馈复位异步脉冲反馈复位/ /置位法亦可应用于置位法亦可

23、应用于n位减法计数位减法计数器，从而构成任意模器，从而构成任意模M（M N=2n）的减法计数器。的减法计数器。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院35异步脉冲反馈复位式任意模异步脉冲反馈复位式任意模M减法计数器减法计数器( (n位位) )的特点：的特点： S2n-M是暂态是暂态，即：一瞬即逝。，即：一瞬即逝。 “毛刺毛刺”就出现在暂态就出现在暂态S2n-M中。中。 之所以叫之所以叫“复位复位”法是因为初法是因为初始状态为始状态为S0，即：，即：Qn-1Qn-2Q1 Q0 =0000。 如果状态位的某一位如果

24、状态位的某一位Qi (i为为0n-1)在在S2n-M+1、S2n-M、S0中发生两次跳中发生两次跳变变，则，则Qi上会出现上会出现“毛刺毛刺”。 在减法计数器上使用复位法，输在减法计数器上使用复位法，输出端上出端上可能可能有有“毛刺毛刺”出现。出现。 S2n-2 S2n-M+1 S2n-M+2 S0 S2n-1 S2n-3 S2n-M 异步脉冲反馈异步脉冲反馈复位复位减法计数器状态图减法计数器状态图 计数器的有效状态是：计数器的有效状态是：S0、S2n-1S2n-M+1共共M个状态。个状态。S0:初态初态，S2n-M+1:末态末态。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路

25、组件常用时序电路组件2022-5-3北京理工大学 信息科学学院36异步脉冲反馈置位式任意模异步脉冲反馈置位式任意模M减法计数器减法计数器( (n位位) )的特点：的特点： S2n-M-1是暂态是暂态，即：一瞬即逝。，即：一瞬即逝。 “毛刺毛刺”就出现在暂态就出现在暂态S2n-M-1中。中。 之所以叫之所以叫“置位置位”法是因为初法是因为初始状态为始状态为S2n-1，即：，即：Qn-1Qn-2Q1 Q0 =1111。 如果状态位的某一位如果状态位的某一位Qi (i为为0n-1)在在S2n-M、S2n-M-1、S2n-1中发生两次中发生两次跳变跳变，则，则Qi上会出现上会出现“毛刺毛刺”。 在减法

26、计数器上使用置位法，输在减法计数器上使用置位法，输出端上出端上肯定肯定有有“毛刺毛刺”出现。出现。 S2n-2 S2n-M-1 S2n-M+1 S0 S2n-1 S2n-3 S2n-M 异步脉冲反馈异步脉冲反馈置位置位减法计数器状态图减法计数器状态图 计数器的有效状态是：计数器的有效状态是：S2n-1、S2n-2S2n-M共共M个状态。个状态。S2n-1:初态初态，S2n-M:末态末态。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院37异步脉冲反馈复位异步脉冲反馈复位/ /置位法的特点：置位法的特点：检测检测“末态末

27、态”的的后一个状态后一个状态预置预置“初态初态”。“末态末态”的后一个状态为的后一个状态为“暂态暂态”（过渡状态）。（过渡状态）。“毛刺毛刺”就发生在就发生在“暂态暂态”（过渡状态）中。（过渡状态）中。在某种情况下，在某种情况下，“毛刺毛刺”肯定肯定会出现。会出现。在某种情况下，在某种情况下，“毛刺毛刺”可能可能会出现。会出现。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院386.3 同步二进制计数器同步二进制计数器(Synchronous Binary Counter)所谓所谓“同步同步”计数器是指计数器中各触发器

28、的时钟信计数器是指计数器中各触发器的时钟信号为统一的时钟信号的一类计数器，即：各触发器共用一号为统一的时钟信号的一类计数器，即：各触发器共用一个时钟信号源。个时钟信号源。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院39驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院40驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。n位同步位同步加法加法计数器的构成特点计数器的构成特点(

29、(以以Q为输出端为输出端) )：驱动方程：驱动方程：T0=1,100121ijjiiiQQQQQT(i = 1n-1)数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院41驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院42驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3

30、北京理工大学 信息科学学院43驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院44驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院45驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2Q0Q1Q2111 110 101 100 011 010 001 000 111减法减法减

31、法减法数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院46驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2n位同步位同步减法减法计数器的构成特点计数器的构成特点( (以以Q为输出端为输出端) )：驱动方程：驱动方程：T0=1,100121ijjiiiQQQQQT(i = 1n-1)数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院47Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组

32、件2022-5-3北京理工大学 信息科学学院48Q0Q1Q2QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院49Q0Q1Q2QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。n位同步位同步减法减法计数器的构成特点计数器的构成特点( (以以Q为输出端为输出端) )：驱动方程：驱动方程：T0=1,100121ijjiiiQQQQQT(i = 1n-1)数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2

33、022-5-3北京理工大学 信息科学学院50Q0Q1Q2QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院51QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院52QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2Q0Q1Q2数字电路数字电路分析与设计分析与设计 第第

34、6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院53QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2Q0Q1Q2000 001 010 011 100 101 110 111 000加法加法加法加法数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院54QQQQQQ驱动方程：驱动方程：T0=1，T1=Q0，T2=Q1Q0。Q0Q1Q2n位同步位同步加法加法计数器的构成特点计数器的构成特点( (以以Q为输出端为输出端) )：驱动方程：驱动方程：T0=1,10

35、0121ijjiiiQQQQQT(i = 1n-1)数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院55计数器的输出是取计数器的输出是取自各级自各级触发器的触发器的Q输出端输出端还是还是Q输出输出端端。除第一级外除第一级外, ,各级各级触发器的触发器的T驱动信驱动信号是来自于前面各号是来自于前面各级触发器级触发器Q输出端输出端的的“与与”还是还是Q输输出端出端的的“与与”。同步二进制计数器成为加同步二进制计数器成为加/ /减计数器的影响要素：减计数器的影响要素：与各级触发器时钟与各级触发器时钟的触发边沿的触发边沿无关无

36、关。 n 位位同同步步二进制二进制计数器的组成方式（以计数器的组成方式（以 Q 为输出端）为输出端） 加法加法 T0 = 1 100121ijjiiiQQQQQT 减法减法 T0 = 1 100121ijjiiiQQQQQT i = 1n-1 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院56异步脉冲反馈复位异步脉冲反馈复位/ /置位法也可以应用于上述同步计置位法也可以应用于上述同步计数器上数器上，以实现任意模，以实现任意模M（M不是不是2i形式，且形式，且M N=2n）的计数器。的计数器。异步计数器与同步计数器的比

37、较：异步计数器与同步计数器的比较：异步计数器结构简单，但是工作速度慢。特别是异步计数器结构简单，但是工作速度慢。特别是“波浪波浪”式异步计数器，计数速度最慢。如果一个触发器的翻转式异步计数器，计数速度最慢。如果一个触发器的翻转延迟时间为延迟时间为tpd，则，则n位位“波浪波浪”式异步计数器的计数时式异步计数器的计数时钟周期就不能小于钟周期就不能小于ntpd。随着。随着n的增加，的增加，ntpd将越来越大，将越来越大，这极大地影响了计数器的计数速度。这极大地影响了计数器的计数速度。同步计数器结构复杂，但是工作速度快。如果一个触发同步计数器结构复杂，但是工作速度快。如果一个触发器的翻转延迟时间为器

38、的翻转延迟时间为tpd，则，则n位计数器的计数时钟周期位计数器的计数时钟周期不能小于不能小于tpd，它与，它与n无关。无关。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院57作业作业1：6-1，6-3，6-6，6-8，6-9，6-10，6-11，6-12，6-13数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院586.4 集成计数器集成计数器6.4.1 异步二-五-十进制计数器74LS2901. .74LS290 的结构和工作原理的结构和工作

39、原理在在74LS290的的封装里包含着一个封装里包含着一个模模2(2(二进制二进制) )计数器和一个计数器和一个模模5(5(五进五进制制) )计数器。计数器。 74LS290可分别用作可分别用作模模2 2计数器、计数器、模模5 5计数器或者计数器或者模模10(210(25)5)计数器。计数器。 通过不同的接法，通过不同的接法，74LS290可实现可实现8421BCD或或5421BCD模模1010计数器。计数器。 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院59 R01、R02叫做异步复位叫做异步复位( (清零清零)

40、 )端端, ,高电平有效高电平有效, ,R01、R02是是与与的关系。的关系。 S91、S92叫做异步置叫做异步置9端端，高电平有效高电平有效，S91、S92是是与与的关系。的关系。 计数时，计数时，R01 R02 = 0，S91 S92 = 0。 T触发器构成模触发器构成模2计数器；阻塞反馈式异步计数器构成模计数器；阻塞反馈式异步计数器构成模5计数器。计数器。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院60 R01、R02叫做异步复位叫做异步复位( (清零清零) )端端, ,高电平有效高电平有效, ,R01、R0

41、2是是与与的关系。的关系。 S91、S92叫做异步置叫做异步置9端端，高电平有效高电平有效，S91、S92是是与与的关系。的关系。 S91、S92比比R01、R02的优先级高的优先级高。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院6174LS290接成接成84218421BCD码计数器码计数器数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院6274LS290接成接成54215421BCD码计数器码计数器数字电路数字电路分析与设计分析与设计

42、第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院632. .用用74LS290 实现任意模计数器实现任意模计数器将将“异步脉冲反馈复位法异步脉冲反馈复位法”运用于运用于74LS290的清零端，的清零端，可实现小于可实现小于1010的任意模计数器。的任意模计数器。将将“异步脉冲反馈置位法异步脉冲反馈置位法”运用于运用于74LS290的置的置9端，端，可实现小于可实现小于1010的任意模计数器。的任意模计数器。“异步脉冲反馈复异步脉冲反馈复/ /置位法置位法”可用于可用于74LS290的的8421接接法和法和5421接法。接法。数字电路数字电路分析与设计分析与

43、设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院64【例例6.16.1】试用试用74LS290实现模实现模6异步计数器，并指出毛刺异步计数器，并指出毛刺出现的位置。用异步清出现的位置。用异步清0法，法，8421BCD接法接法 。 毛刺出现在毛刺出现在QB 。 QDQCQBQA初态：初态：0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0末态：末态：0 1 0 1暂态：暂态：0 1 1 0初态：初态：0 0 0 0数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学

44、信息科学学院65【例例6.16.1】试用试用74LS290实现模实现模6异步计数器，并指出毛刺异步计数器，并指出毛刺出现的位置。用异步清出现的位置。用异步清0法，法，8421BCD接法接法 。 毛刺出现在毛刺出现在QB 。 QDQCQBQA初态：初态：0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0末态：末态：0 1 0 1暂态：暂态：0 1 1 0初态：初态：0 0 0 0异步异步清零清零法法 74LS290 实现实现模模 6( (8 8421421 码码) )计数器计数器时序图时序图 0 0 0 0 CP QD QC QB QA R01.R020 0 0 1

45、0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 0 0 0 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院66【例例6.26.2】试用试用74LS290实现模实现模6异步计数器，并指出毛刺异步计数器，并指出毛刺出现的位置。用异步置出现的位置。用异步置9法，法，5421接法。接法。负毛刺出现在负毛刺出现在QD。 QAQDQCQB初态：初态：1 1 0 0（9） 0 0 0 0（0） 0 0 0 1（1） 0 0 1 0（2） 0 0 1 1（3）末态：末态：0 1 0 0（4）暂态：

46、暂态：1 0 0 0（5）初态：初态：1 1 0 0（9）数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院67【例例6.26.2】试用试用74LS290实现模实现模6异步计数器，并指出毛刺异步计数器，并指出毛刺出现的位置。用异步置出现的位置。用异步置9法，法，5421接法。接法。负毛刺出现在负毛刺出现在QD。 QAQDQCQB初态：初态：1 1 0 0（9） 0 0 0 0（0） 0 0 0 1（1） 0 0 1 0（2） 0 0 1 1（3）末态：末态：0 1 0 0（4）暂态：暂态：1 0 0 0（5）初态：初态：

47、1 1 0 0（9） 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 异步置异步置9法法74LS290实现模实现模6( (5421码码) )计数器时序图计数器时序图 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院683. .74LS290 的级联的级联当计数器的模当计数器的模M大于大于1010时，需用将多片时，需用将多片74LS290级联。级联。（以下说明以两片（以下说明以两片74LS290级联为例）级联为例）“先反馈后级联先反馈后级联”

48、适用于适用于M可分解可分解为为M=M1M2( (M110, M210) )的形式的形式, ,且对整个计数器输出编码且对整个计数器输出编码无要求无要求的情况。的情况。级联时要注意级联时要注意3 3点：下级计数器向上级计数器进位信号点：下级计数器向上级计数器进位信号的产生；的产生；进位信号进位信号与上级计数器时钟与上级计数器时钟有效边沿有效边沿的配合；的配合；整个计数器计满时计数值能否达到整个计数器计满时计数值能否达到M上级上级计数器的计数器的复位复位动作动作必须必须与与下级下级计数器的复位动作计数器的复位动作同时同时发生。发生。“先级联后反馈先级联后反馈”适用于适用于M不能分解不能分解为为M=M

49、1M2的形式，的形式，或对输出编码或对输出编码有要求有要求的情况。的情况。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院69【例例6.36.3】试用试用74LS290实现实现M=56计数器。计数器。 M=56=78, ,题目对整个计数器的输出编码无要求故题目对整个计数器的输出编码无要求故先反馈后级联先反馈后级联。 采用采用8421接法接法并用并用复位法复位法, ,则模则模7 7计数器的有效状态为计数器的有效状态为0 06,6,暂态暂态为为7(0111)7(0111)；模；模8 8计数器的有效状态为计数器的有效状态为0

50、 07,7,暂态为暂态为8(1000)8(1000)。 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院70【例例6.46.4】试用试用74LS290实现实现M=56计数器计数器, ,要求输出要求输出5421码。码。 题目要求整个计数器的输出编码为题目要求整个计数器的输出编码为54215421码，故采用码，故采用先级联后反馈先级联后反馈。 先将两片先将两片74LS290级联构成一个模级联构成一个模100的计数器。再采用的计数器。再采用复位法复位法, ,则模则模5656计数器的有效状态为计数器的有效状态为0 055,55

51、,暂态为暂态为56=(1000,1001)56=(1000,1001)5421BCD5421BCD。54215421码输出顺序为：码输出顺序为：QAQDQCQB数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院716.4.2 同步二进制计数器同步二进制计数器74LS161/74LS1631. .74LS161/74LS163 的结构和工作原理的结构和工作原理在在74LS161/163是一个是一个4位位二进制二进制 ( (模模16)16)同步同步计数器。计数器。 它们二者的差异在于：它们二者的差异在于：74LS161是是异

52、步异步清零清零,而而74LS163是是同步同步清零清零。 计数器的计数器的计数输出端为：计数输出端为：QDQCQBQA。QD是是最高最高有效位，有效位，QA是是最低最低有效位。有效位。 RCO QA QB QC QD P LD T CLR A B C D CLK 74LS161/163 74LS161/163 的逻辑符号的逻辑符号 DCBA是对应于是对应于QDQCQBQA的数据输入端。的数据输入端。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院72 74LS163 的逻辑图的逻辑图 摘自摘自 TEXAS INSTRU

53、MENT 数据手册数据手册 LD RCO QA QB QC QD P LD T CLR A B C D CLK 74LS161/163 74LS161/163 的逻辑符号的逻辑符号 RCO = TQDQCQBQA，它，它是是“进位进位” ” 信号。信号。 LD是是“置数置数”信号信号, ,低有低有效效。 CLR是是“同步清零同步清零”信号信号, ,低有效低有效。 时钟时钟CLK 上升沿上升沿有效有效。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院73 74LS163 的逻辑图的逻辑图 摘自摘自 TEXAS INSTR

54、UMENT 数据手册数据手册 LD RCO QA QB QC QD P LD T CLR A B C D CLK 74LS161/163 74LS161/163 的逻辑符号的逻辑符号 RCO = TQDQCQBQA，它，它是是“进位进位” ” 信号。信号。 LD是是“置数置数”信号信号, ,低有低有效效。 CLR是是“同步清零同步清零”信号信号, ,低有效低有效。 P、T是是“允许计数允许计数”信号信号, ,高有效高有效。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院74 74LS163 的逻辑图的逻辑图 摘自摘自

55、TEXAS INSTRUMENT 数据手册数据手册 LD RCO QA QB QC QD P LD T CLR A B C D CLK 74LS161/163 74LS161/163 的逻辑符号的逻辑符号 CLR 优先级最高，优先级最高，LD次次之，之，P、T优先级最低优先级最低。 LD是是“置数置数”信号信号, ,低有低有效效。 CLR是是“同步清零同步清零”信号信号, ,低有效低有效。 P、T是是“允许计数允许计数”信号信号, ,高有效高有效。数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院75 RCO QA QB

56、 QC QD P LD T CLR A B C D CLK 74LS161/163 74LS161/163 的逻辑符号的逻辑符号 CLR 优先级最高，优先级最高，LD次次之，之，P、T优先级最低优先级最低。 LD是是“置数置数”信号信号, ,低有低有效效。 CLR是是“同步清零同步清零”信号信号, ,低有效低有效。 P、T是是“允许计数允许计数”信号信号, ,高有效高有效。 74LS163 的功能表的功能表 CLK CLR LD P T 功能功能 0 同步清同步清 0 1 0 同步预置同步预置 1 1 1 1 同步计数同步计数 X 1 1 0 1 保持保持 X 1 1 0 0 保持且保持且 R

57、CO=0 74LS161 的功能表的功能表 CLK CLR LD P T 功能功能 X 0 异异步清步清 0 1 0 同步预置同步预置 1 1 1 1 同步计数同步计数 X 1 1 0 1 保持保持 X 1 1 0 0 保持且保持且 RCO=0 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院76 74LS161 74LS163 74LS161/163 的时序图的时序图 数字电路数字电路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院772. .利用利用74L

58、S161/74LS163 实现任意模计数器实现任意模计数器(1)(1)清零法：清零法：【例例1 1】用用74LS161实现模实现模5 5计数计数器，用清零（复位）法。器，用清零（复位）法。 异步脉冲反馈异步脉冲反馈复位复位法法用于用于74LS161 实现模实现模 5 5 计数器计数器 S0 S1 S2 S15 S5 S3 S4 74LS161是是“异步异步”复位复位，所以输所以输出出有有毛刺。毛刺。末态末态( (S4) )：0100暂态暂态( (S5) )：0101( (QDQCQBQA=0101) ) 初态初态( (S0) )：0000所以输出毛刺出现在所以输出毛刺出现在QA。数字电路数字电

59、路分析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院782. .利用利用74LS161/74LS163 实现任意模计数器实现任意模计数器(1)(1)清零法：清零法：【例例1 1】用用74LS161实现模实现模5 5计数计数器，用清零（复位）法。器，用清零（复位）法。 74LS161是是“异步异步”复位复位，所以输所以输出出有有毛刺。毛刺。末态末态( (S4) )：0100暂态暂态( (S5) )：0101( (QDQCQBQA=0101) ) 初态初态( (S0) )：0000所以输出毛刺出现在所以输出毛刺出现在QA。数字电路数字电路分

60、析与设计分析与设计 第第6章章 常用时序电路组件常用时序电路组件2022-5-3北京理工大学 信息科学学院792. .利用利用74LS161/74LS163 实现任意模计数器实现任意模计数器(1)(1)清零法：清零法：【例例1 1】用用74LS161实现模实现模5 5计数计数器，用清零（复位）法。器，用清零（复位）法。 74LS161是是“异步异步”复位复位，所以输所以输出出有有毛刺。毛刺。末态末态( (S4) )：0100暂态暂态( (S5) )：0101( (QDQCQBQA=0101) ) 初态初态( (S0) )：0000所以输出毛刺出现在所以输出毛刺出现在QA。CPQDQCQBQAC