时序逻辑电路学习教案

1、会计学1时序逻辑电路时序逻辑电路第一页，编辑于星期一：二十三点 四十七分。6.1 概 述2第1页/共86页第二页，编辑于星期一：二十三点 四十七分。组合逻辑电路：组合逻辑电路：t时刻输出仅与时刻输出仅与t时刻输入有关，时刻输入有关， 与与t以前的状态无关。以前的状态无关。时序逻辑电路：时序逻辑电路：t时刻输出不仅与时刻输出不仅与t时刻输入有关时刻输入有关， 还与电路过去的状态有关。还与电路过去的状态有关。一、组合逻辑电路和时序逻辑电路的区别一、组合逻辑电路和时序逻辑电路的区别1、从逻辑功能上看、从逻辑功能上看3第2页/共86页第三页，编辑于星期一：二十三点 四十七分。组合逻辑组合逻辑 电路电路

2、1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图时序逻辑电路框图时序逻辑电路框图存储电路主要存储电路主要由触发器构成由触发器构成4第3页/共86页第四页，编辑于星期一：二十三点 四十七分。X外部输入外部输入Y外部输出外部输出Z触发器的控制输入触发器的控制输入Q触发器的状态输出触发器的状态输出时序电路的结构：时序电路的结构：1）由组合电路和存储电路（触发器）构成；）由组合电路和存储电路（触发器）构成；2）触发器的状态与电路的输入信号共同决定了电路的输）触发器的状态与电路的输入信号共同决定了电路的输出。出。 一个时序电路可以没有组合电路部分，但一个时序电路可以没有组合电路部分，但是不能

3、没有存储电路。是不能没有存储电路。5第4页/共86页第五页，编辑于星期一：二十三点 四十七分。2、从电路结构上看、从电路结构上看3、从功能描述上看、从功能描述上看组合电路不含存储信息的触发器等元件。组合电路不含存储信息的触发器等元件。时序电路一定含有存储信息的元件时序电路一定含有存储信息的元件触发器。触发器。6第5页/共86页第六页，编辑于星期一：二十三点 四十七分。7二、时序逻辑电路的形式二、时序逻辑电路的形式1、Moore型型 输出仅与存储电路的现态输出仅与存储电路的现态Q有关，而与有关，而与当前输入无关。当前输入无关。( )YF Q2、Mealy型型 输出不仅与存储电路的现态输出不仅与存

4、储电路的现态Q有关，而且有关，而且还与当前输入有关。还与当前输入有关。(,)YF X Q第6页/共86页第七页，编辑于星期一：二十三点 四十七分。8三、时序逻辑电路的分类三、时序逻辑电路的分类第7页/共86页第八页，编辑于星期一：二十三点 四十七分。96.2 时序逻辑电路的分析方法第8页/共86页第九页，编辑于星期一：二十三点 四十七分。10一、分析步骤一、分析步骤异步异步第9页/共86页第十页，编辑于星期一：二十三点 四十七分。11二、分析举例二、分析举例同步时序电路分析同步时序电路分析1、无外部输入的时序电路、无外部输入的时序电路例例1 试分析图示电路，并画出状态图和时序图。试分析图示电路

5、，并画出状态图和时序图。第10页/共86页第十一页，编辑于星期一：二十三点 四十七分。121）时钟方程）时钟方程 CLK1=CLK2=CLK（对同步电路可省去）（对同步电路可省去）2）驱动方程（输入方程）驱动方程（输入方程）121212JQ ,K1JQ ,K13）状态方程）状态方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触发器的次态表达式可得各触发器的次态表达式状态方程状态方程121212QQ Q Q *Q Q 第11页/共86页第十二页，编辑于星期一：二十三点 四十七分。134）状态转换表（依次设初态，求次态）状态转换表（依次设初态，求次态）5）状态图）状态图主循环主循环无效状态无

6、效状态电路具有自启动能力电路具有自启动能力第12页/共86页第十三页，编辑于星期一：二十三点 四十七分。146）波形图）波形图功能功能：同步三进制计数器，有自启动能力：同步三进制计数器，有自启动能力第13页/共86页第十四页，编辑于星期一：二十三点 四十七分。15例例2 试分析图示时序电路的逻辑功能。试分析图示时序电路的逻辑功能。（带有外部输出（带有外部输出Y，触发器为主从，触发器为主从JK F-F）第14页/共86页第十五页，编辑于星期一：二十三点 四十七分。161）时钟方程）时钟方程 （略）（略）2）驱动方程（输入方程）驱动方程（输入方程）12312121331232J(QQ ),K1JQ

7、 ,K(Q Q )JQ Q ,KQ第15页/共86页第十六页，编辑于星期一：二十三点 四十七分。173）状态方程）状态方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触发器的次态表达式可得各触发器的次态表达式状态方程状态方程1231212132312323Q *(QQ ) Q Q *Q Q Q Q QQ *Q QQ Q Q4）输出方程）输出方程23YQQ第16页/共86页第十七页，编辑于星期一：二十三点 四十七分。185）状态转换表（依次设初态，求次态）状态转换表（依次设初态，求次态）第17页/共86页第十八页，编辑于星期一：二十三点 四十七分。19状态转换表的另一种形式：状态转换表的另

8、一种形式：第18页/共86页第十九页，编辑于星期一：二十三点 四十七分。206）状态图）状态图第19页/共86页第二十页，编辑于星期一：二十三点 四十七分。212、有外部输入的时序电路、有外部输入的时序电路例例1 试分析图示时序电路。试分析图示时序电路。第20页/共86页第二十一页，编辑于星期一：二十三点 四十七分。221）驱动方程（输入方程）驱动方程（输入方程）121TXTX Q2）输出方程）输出方程12YX Q Q第21页/共86页第二十二页，编辑于星期一：二十三点 四十七分。233）状态方程）状态方程由由T特性方程：特性方程：得：得：1111112121212Q *TQ TQXQ XQX

9、QQ *XQ Q (XQ )Q(XQ )QQ*=TQ+TQ第22页/共86页第二十三页，编辑于星期一：二十三点 四十七分。244）状态转换表）状态转换表第23页/共86页第二十四页，编辑于星期一：二十三点 四十七分。255）状态图）状态图第24页/共86页第二十五页，编辑于星期一：二十三点 四十七分。26例例2 试分析图示时序电路。试分析图示时序电路。第25页/共86页第二十六页，编辑于星期一：二十三点 四十七分。271）驱动方程（输入方程）驱动方程（输入方程）JABK(AB)2）输出方程）输出方程YABQ3）状态方程）状态方程Q*=JQ+KQ=ABQ+(A+B)Q第26页/共86页第二十七页

10、，编辑于星期一：二十三点 四十七分。284）状态表）状态表第27页/共86页第二十八页，编辑于星期一：二十三点 四十七分。295）状态图）状态图第28页/共86页第二十九页，编辑于星期一：二十三点 四十七分。306）波形图）波形图设设Q=0（初态），加到输入端（初态），加到输入端A、B的波形如图。的波形如图。第29页/共86页第三十页，编辑于星期一：二十三点 四十七分。31第30页/共86页第三十一页，编辑于星期一：二十三点 四十七分。327）功能分析）功能分析该电路为串行加法器电路该电路为串行加法器电路A被加数，被加数， B加数加数Y加法和，加法和， Q进位进位波形图表示了两个八位二进制数相

11、加得到波形图表示了两个八位二进制数相加得到 和数的过程。和数的过程。A=01101100，B=00111010，Y=10100110第31页/共86页第三十二页，编辑于星期一：二十三点 四十七分。336.3 时序逻辑电路的设计方法第32页/共86页第三十三页，编辑于星期一：二十三点 四十七分。34一、设计步骤一、设计步骤1. 设定状态设定状态从逻辑功能要求出发，确定输入、输出变量从逻辑功能要求出发，确定输入、输出变量以及电路的状态数。通常取原因（或条件）为以及电路的状态数。通常取原因（或条件）为输入变量，结果为输出变量。输入变量，结果为输出变量。2. 画状态图画状态图这一步是关键这一步是关键。

12、对每一个需要记忆的输入。对每一个需要记忆的输入信息用一个状态来表示，以确定所涉及电路信息用一个状态来表示，以确定所涉及电路需多少个状态。此时状态用需多少个状态。此时状态用S0、S1、.来表示。来表示。第33页/共86页第三十四页，编辑于星期一：二十三点 四十七分。353. 状态化简状态化简消去原始状态中的多余状态以得到最简状态图。消去原始状态中的多余状态以得到最简状态图。4. 状态编码状态编码给化简后的状态图中的每一个状态赋以二进制码。给化简后的状态图中的每一个状态赋以二进制码。二进制码的位数二进制码的位数 n等于触发器的个数等于触发器的个数，它与，它与电路的电路的状态数状态数m之间应满足：之

13、间应满足：122nnm第34页/共86页第三十五页，编辑于星期一：二十三点 四十七分。365. 选触发器类型选触发器类型6. 求输出方程、状态方程、驱动方程求输出方程、状态方程、驱动方程7. 画电路图画电路图8. 检查自启动能力检查自启动能力第35页/共86页第三十六页，编辑于星期一：二十三点 四十七分。37二、设计举例二、设计举例Moore型同步时序电路设计型同步时序电路设计例例1 试设计一个自然态序、带进位输出端的同步试设计一个自然态序、带进位输出端的同步 五进制计数器。五进制计数器。解：解： 1）设定状态，作原始状态图）设定状态，作原始状态图第36页/共86页第三十七页，编辑于星期一：二

14、十三点 四十七分。382）状态编码）状态编码M=5， 取触发器位数取触发器位数 n=3第37页/共86页第三十八页，编辑于星期一：二十三点 四十七分。393）编码后状态图）编码后状态图4）选触发器类型）选触发器类型选用选用3个下降沿触发的个下降沿触发的JK触发器触发器第38页/共86页第三十九页，编辑于星期一：二十三点 四十七分。40电路次态电路次态/输出（输出（ ）卡诺图）卡诺图210*/QQQC5）求输出方程、状态方程、驱动方程）求输出方程、状态方程、驱动方程方法一：方法一：第39页/共86页第四十页，编辑于星期一：二十三点 四十七分。41卡诺图的分解卡诺图的分解2( )*a Q1( )*

15、b Q0( )*c Q( )d C第40页/共86页第四十一页，编辑于星期一：二十三点 四十七分。42由卡诺图得状态方程和输出方程：由卡诺图得状态方程和输出方程：2CQ21011010020Q *=Q QQ *=Q QQ Q Q *=Q Q 将状态方程变换为将状态方程变换为JK触发器特性方程触发器特性方程 的标准形式，就可以找出驱动方程：的标准形式，就可以找出驱动方程：21010221022110100101020200Q *=Q Q =Q Q (Q Q )Q Q Q 1QQ *=Q QQ Q Q Q Q QQ *=Q Q Q Q 1QQ*=JQ+KQ第41页/共86页第四十二页，编辑于星期一

16、：二十三点 四十七分。43由此可得驱动方程：由此可得驱动方程：02102100102JQ JQJQ QK1KQK1 第42页/共86页第四十三页，编辑于星期一：二十三点 四十七分。4402JQ 0K1方法二：方法二：第43页/共86页第四十四页，编辑于星期一：二十三点 四十七分。4510JQ10KQ第44页/共86页第四十五页，编辑于星期一：二十三点 四十七分。462CQ第45页/共86页第四十六页，编辑于星期一：二十三点 四十七分。47输出方程：输出方程：驱动方程：驱动方程：由特性方程由特性方程得状态方程：得状态方程：检查所设计电路是否具有自启动能力检查所设计电路是否具有自启动能力2CQQ*

17、=JQ+KQ02102100102JQ JQJQ QK1KQK1 020101012210Q *=Q Q Q *=Q Q Q QQ *=Q Q Q第46页/共86页第四十七页，编辑于星期一：二十三点 四十七分。486）作电路图）作电路图2CQ02102100102JQ JQJQ QK1KQK1 第47页/共86页第四十八页，编辑于星期一：二十三点 四十七分。497）检查自启动能力）检查自启动能力由状态方程可得：由状态方程可得：由此表可以看出，电路具有自启动能力。由此表可以看出，电路具有自启动能力。第48页/共86页第四十九页，编辑于星期一：二十三点 四十七分。508）完整状态图）完整状态图第4

18、9页/共86页第五十页，编辑于星期一：二十三点 四十七分。51例例2 试设计一个模可变递增同步计数器，当控制试设计一个模可变递增同步计数器，当控制信号信号X=0时为三进制计数，时为三进制计数，X=1时为四进制计数。时为四进制计数。设置一个进位输出端设置一个进位输出端C。解：解：1）根据题意画状态图）根据题意画状态图第50页/共86页第五十一页，编辑于星期一：二十三点 四十七分。522）状态编码）状态编码3）编码后状态转换表）编码后状态转换表第51页/共86页第五十二页，编辑于星期一：二十三点 四十七分。53第52页/共86页第五十三页，编辑于星期一：二十三点 四十七分。544）选触发器）选触发

19、器M=4， 取触发器位数取触发器位数 n=2使用两个上升沿触发的使用两个上升沿触发的D触发器触发器5）求输出方程、驱动方程）求输出方程、驱动方程第53页/共86页第五十四页，编辑于星期一：二十三点 四十七分。55利用利用D触发器激励表求驱动方程：触发器激励表求驱动方程：010011010101DQ QXQDQ QXQQCQQX Q第54页/共86页第五十五页，编辑于星期一：二十三点 四十七分。566）检查自启动能力）检查自启动能力00100111010*QDQ QXQQDQ QXQQ由状态方程：由状态方程：得：得：1010011*00XQQQQ若，有自启动能力。有自启动能力。7）电路图略）电路

20、图略第55页/共86页第五十六页，编辑于星期一：二十三点 四十七分。57Mealy型同步时序电路设计型同步时序电路设计例：例：设计一个串行数据检测器，要求连续输入三个或三个设计一个串行数据检测器，要求连续输入三个或三个以上以上“1”时输出为时输出为1，其余情况下输出为，其余情况下输出为0。设输入变量为设输入变量为X，输出变量为，输出变量为Y用用X（1位）表示输入数据位）表示输入数据用用Y（1位）表示输出（检测结果）位）表示输出（检测结果）解：解：1）设定状态）设定状态第56页/共86页第五十七页，编辑于星期一：二十三点 四十七分。586.4 若干常用的时序逻辑电路第57页/共86页第五十八页，

21、编辑于星期一：二十三点 四十七分。596.4.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器1. 寄存器的寄存器的定义定义能够暂存数据的部件。能够暂存数据的部件。寄存器的寄存器的功能功能接受、存放、传送数据。接受、存放、传送数据。寄存器的寄存器的组成组成触发器及门电路。触发器及门电路。说明：对寄存器中的触发器只要求它具有置说明：对寄存器中的触发器只要求它具有置1、置、置0 的功能即可，因而无论用何种类型的触发器的功能即可，因而无论用何种类型的触发器 都可组成寄存器。都可组成寄存器。第58页/共86页第五十九页，编辑于星期一：二十三点 四十七分。602. 寄存器的种类寄存器的种类1

22、）并行输入寄存器并行输入寄存器输入数据可同时送入输入数据可同时送入 寄存器内。寄存器内。2）串行输入寄存器串行输入寄存器即即“移位寄存器移位寄存器”，数据串行输入，有左移、右移、双向移位。数据串行输入，有左移、右移、双向移位。3）静态移位寄存器静态移位寄存器由触发器作存储单元，由触发器作存储单元，输入的数据可长久保留。输入的数据可长久保留。4）动态移位寄存器动态移位寄存器由电容作存储单元，由电容作存储单元，输入的数据不可长久保留，需刷新。输入的数据不可长久保留，需刷新。第59页/共86页第六十页，编辑于星期一：二十三点 四十七分。613. 基本寄存器基本寄存器数据并行输入，并行输出。数据并行输

23、入，并行输出。第60页/共86页第六十一页，编辑于星期一：二十三点 四十七分。62四位寄存器四位寄存器74HC175第61页/共86页第六十二页，编辑于星期一：二十三点 四十七分。63功能表：功能表：这种寄存器具有很强的抗干扰能力。这种寄存器具有很强的抗干扰能力。第62页/共86页第六十三页，编辑于星期一：二十三点 四十七分。64二、移位寄存器二、移位寄存器移位寄存器移位寄存器可以进行移位操作的寄存器。可以进行移位操作的寄存器。它同时具有寄存和移位两个功能。它同时具有寄存和移位两个功能。数字电路中，加减运算用加法器。减法器完成，数字电路中，加减运算用加法器。减法器完成，乘、除运算则用移位以后再

24、加的办法完成。乘、除运算则用移位以后再加的办法完成。例：例： 求求 A=1010 与与 B=1101 的积。的积。第63页/共86页第六十四页，编辑于星期一：二十三点 四十七分。65演算过程：演算过程：求几项求几项“部分积部分积”之和之和第64页/共86页第六十五页，编辑于星期一：二十三点 四十七分。661. 分类分类1）左移左移在一个移位命令作用下，寄存器中在一个移位命令作用下，寄存器中各位（各位（bit）的信息依次向左移动一位。）的信息依次向左移动一位。第65页/共86页第六十六页，编辑于星期一：二十三点 四十七分。67设：输入的代码次序是设：输入的代码次序是1011。送数前，先将寄存器。

25、送数前，先将寄存器清零，然后在清零，然后在4个个CLK脉冲的作用下将数据送入寄脉冲的作用下将数据送入寄存器，并可在存器，并可在4个触发器的输出端得到并行输出的个触发器的输出端得到并行输出的代码。代码。第66页/共86页第六十七页，编辑于星期一：二十三点 四十七分。68第67页/共86页第六十八页，编辑于星期一：二十三点 四十七分。692）右移）右移3）双向移位（）双向移位（74LS194）2. 应用应用数码的串入、并出变换电路数码的串入、并出变换电路电路由两部分组成：电路由两部分组成：右移寄存器右移寄存器由触发器组成；由触发器组成；取样电路取样电路由由4个与门组成。个与门组成。第68页/共86

26、页第六十九页，编辑于星期一：二十三点 四十七分。70第69页/共86页第七十页，编辑于星期一：二十三点 四十七分。71 CLK脉冲与取样信号的时间关系如图，为保证电脉冲与取样信号的时间关系如图，为保证电路正确工作，取样信号必须与路正确工作，取样信号必须与CLK上升沿错开，而上升沿错开，而且取样脉冲频率是时钟脉冲频率的且取样脉冲频率是时钟脉冲频率的1/4。即：即：1/4CPff取第70页/共86页第七十一页，编辑于星期一：二十三点 四十七分。72工作原理：工作原理： 每来每来4个个CLK，数据逐位串入，在下一个，数据逐位串入，在下一个CLK到来之前，发出一个取样信号，以达到串入、并到来之前，发出

27、一个取样信号，以达到串入、并出目的。出目的。第71页/共86页第七十二页，编辑于星期一：二十三点 四十七分。733. 74LS194四位双向移位寄存器四位双向移位寄存器1）框图）框图第72页/共86页第七十三页，编辑于星期一：二十三点 四十七分。742）工作方式控制）工作方式控制第73页/共86页第七十四页，编辑于星期一：二十三点 四十七分。753）功能）功能 这是一种功能较齐全的移位寄存器，具有清零、这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。左移、右移、并行加载、保持五种功能。保持保持并行加载并行加载*01230123Q Q Q QQ QQ Q*01230123Q Q Q QD D D D第74页/共86页第七十五页，编辑于星期一：二十三点 四十七分。764）用）用74194实现左移、右移及并行加载。实现左移、右移及并行加载。右移串出右移串出第75页/共86页第七十六页，编辑于星期一：二十三点 四十七分。77左移串出左移串出第76页/共86页第七十七页，编辑于星期一：二十三点